Le CNA à échelle R/2R est une alternative populaire au convertisseur à poids binaires traditionnel (R/2ⁿR), offrant une configuration de résistances plus simple sans sacrifier les performances. CNA R/2R vs R/2ⁿR Les conceptions à poids binaires traditionnelles nécessitent une valeur de résistance un

Quest-ce quun circuit CNA R/2nR ? Le CNA R/2nR — souvent appelé CNA à entrées binaires pondérées — est une forme spécialisée de lamplificateur additionneur inverseur. Il convertit un ensemble de tensions dentrée binaires en une seule tension analogique dont lamplitude est proportionnelle au nombre b

Lintégration de circuits numériques avec des capteurs est simple lorsque les capteurs sont eux-mêmes numériques — interrupteurs, relais et codeurs sinterfacent naturellement avec la logique à portes car leurs signaux sont binaires marche/arrêt. Lorsque des dispositifs analogiques entrent en jeu, lin

Un compteur anneau est un type particulier de registre à décalage où la sortie du dernier étage est réinjectée dans le premier. Lorsque des impulsions dhorloge sont appliquées, le motif de données circule indéfiniment. Par exemple, dans un compteur anneau à quatre étages, le motif se répète toutes l

Un registre à décalage entrée parallèle/sortie parallèle accepte les données en parallèle, les décale et présente le résultat décalé, comme illustré ci-dessous. Un registre à décalage universel étend cette capacité en prenant en charge le chargement parallèle, le décalage série et des options de con

Un registre à décalage série-parallèle (SIPO) partage le cœur de décalage de données de son homologue série-série, mais expose chaque étage interne sous forme de broche de sortie distincte. Cela en fait une solution idéale pour convertir une seule ligne de données série en plusieurs sorties parallèl

Les registres à décalage parallèle-vers-série (PISO) étendent la fonctionnalité des dispositifs série-entrée/série-sortie (SISO) en permettant à tous les étages de charger les données simultanément. Cette capacité est essentielle pour convertir des données parallèles — chaque bit sur son propre fil

Les registres à décalage qui reçoivent les données en série et les sortent en série sont une pierre angulaire de la conception logique numérique. Ils retardent chaque bit dune période dhorloge par étage, permettant une mise en tampon précise des données, la communication série, et le franchissement

Les registres à décalage sont une pierre angulaire des circuits logiques séquentiels, fonctionnant de manière similaire aux compteurs mais avec un focus sur le flux de données plutôt que le comptage. Contrairement à la logique combinatoire, qui réagit uniquement aux entrées présentes, la logique sé

Jusquici, nous nous sommes concentrés sur la logique combinatoire, où les sorties dépendent uniquement des entrées actuelles. Dans de nombreuses applications réelles, les circuits doivent retenir une mémoire des entrées passées et ajuster leurs sorties en conséquence. De tels circuits sont connus so

Incomplet

Quest-ce quun compteur synchrone ? Un compteur synchrone diffère dun compteur asynchrone (ripple) en ce que tous les bits de sortie changent détat simultanément. En reliant lentrée dhorloge de chaque bascule à la même impulsion dhorloge, nous évitons le délai de ripple qui caractérise les compteurs

Précédemment, nous avons examiné une seule bascule J-K configurée pour compter à rebours dans une séquence binaire à deux bits (11 → 10 → 01 → 00). Pour construire un compteur qui incrémente vers lavant, nous devons analyser le motif de comptage avant et déterminer comment interconnecter plusieurs b

En examinant une séquence de comptage binaire à 4 bits — de 0000 à 1111 — un motif clair émerge dans la façon dont chaque bit oscille entre 0 et 1. Le bit de poids faible (LSB) bascule à chaque pas de comptage, tandis que chaque bit dordre supérieur bascule à la moitié de la fréquence de son prédé

Nous avons déjà rencontré un multivibrateur monostable en pratique : le détecteur dimpulsion à lintérieur dune bascule qui alimente momentanément le verrou pendant un front dhorloge. Un détecteur dimpulsion est classé comme multivibrateur monostable car il na quun seul état de sortie stable. Dans c

En conception numérique, les entrées de données primaires dune bascule — quelles soient D, SR ou JK — sont qualifiées de synchrone car leur influence sur les sorties (Q et ¬Q) ne se manifeste que sur un front dhorloge. En contraste, les entrées additionnelles que nous appelons asynchrones — preset

La bascule J-K est un multivibrateur bistable raffiné qui résout létat invalide classique du verrou S-R. En intégrant de la rétroaction dans les entrées de positionnement (S) et réinitialisation (R), elle garantit une sortie valide pour chaque combinaison dentrées. Dans le diagramme ci-dessous, rem

Dans les sections précédentes, nous avons examiné les verrous S-R et D qui répondent aux entrées de données seulement quand un signal dactivation (E) est actif. Pour de nombreux designs numériques, il est avantageux de confiner la réactivité du verrou à un intervalle très bref plutôt quà toute la du

Dans un verrou S-R commandé, la broche dactivation permet aux sorties Q et Q̅ de rester verrouillées indépendamment des signaux S ou R. En supprimant lune de ces entrées, nous obtenons un verrou multivibrateur qui élimine tout état illégal. Un tel circuit est appelé verrou D, et sa logique interne

En conception logique numérique, un verrou S-R commandé (gated) est un élément mémoire polyvalent qui met à jour son état seulement quand une entrée dactivation dédiée le permet. Cette fonctionnalité est inestimable pour prévenir les changements détat non intentionnels et ajouter une couche de contr