Registres à décalage parallèle-vers-série (PISO) : Conception, fonctionnement et applications

Les registres à décalage parallèle-vers-série (PISO) étendent la fonctionnalité des dispositifs série-entrée/série-sortie (SISO) en permettant à tous les étages de charger les données simultanément. Cette capacité est essentielle pour convertir des données parallèles — chaque bit sur son propre fil — en un flux série pour une communication efficace.

Un registre PISO stocke un mot de données, puis le décale bit par bit par cycle d'horloge, avec un délai total égal au nombre d'étages multiplié par la période d'horloge. Puisque les données peuvent être chargées en parallèle avant le début du décalage, le registre est idéal pour l'acquisition de données haute vitesse et les interfaces de communication.

Voici un regard détaillé sur un registre à décalage PISO à trois étages, dont les composants principaux sont :

• Bascule type-D pour le stockage de données.
• Sélecteurs ET-OU qui choisissent entre chargement parallèle et décalage série.

Les dispositifs réels comportent typiquement 4, 8, ou 16 étages. Le diagramme ci-dessous illustre un exemple à trois étages.

Quand le signal SHIFT/LD' est bas, les portes NAND du haut activent le chemin de chargement parallèle. Les données sur les entrées D_A, D_B, et D_C sont passées aux entrées correspondantes des bascules D. Au prochain front montant d'horloge, les trois bits sont capturés simultanément — un processus connu sous le nom de chargement synchrone.

Inversement, quand SHIFT/LD' est haut, les portes NAND du bas activent le chemin de décalage : l'entrée série SI alimente le premier étage, la sortie de chaque bascule alimente l'entrée du suivant, et la sortie finale apparaît sur SO. Les fronts d'horloge successifs décalent le mot vers la droite, émettant un bit par cycle.

Les formes d'onde illustrent la transition du chargement parallèle au décalage série :

En pratique, le signal SHIFT/LD' doit rester bas pendant une brève fenêtre autour du front d'horloge pour satisfaire les temps de setup et hold. Une impulsion légèrement plus large est souvent utilisée pour la simplicité.

Pourquoi inclure à la fois les broches SI et SO ? Elles permettent la mise en cascade de plusieurs registres à décalage pour créer des décaleurs larges ou pour interfacer avec des périphériques série tels que microprocesseurs et capteurs.

Dispositifs PISO courants de Texas Instruments

• SN74ALS166 – 8 bits, chargement synchrone
• SN74ALS165 – 8 bits, chargement asynchrone
• CD4014B – 8 bits, chargement synchrone
• SN74LS647 – 16 bits, chargement synchrone

Pour les spécifications complètes des dispositifs, consultez les fiches techniques liées.

Le SN74ALS166, par exemple, implémente un PISO 8 étages synchrone. Ses broches sont étiquetées A–H pour les entrées de données, SER pour l'entrée série, SO pour la sortie série, et SH/LD' pour le contrôle de mode. La broche CLKINH permet d'inhiber l'horloge quand elle est haute.

Comprendre le symbole ANSI est précieux : le bloc du haut abrite les contrôles de mode (M1 pour décalage, M2 pour chargement, C3/1 pour horloge). Le décaleur 8 étages est étiqueté SRG8, et l'entrée série SER est gouvernée par le signal de chargement et l'horloge.

Chargement asynchrone vs synchrone

Les registres à chargement asynchrone, comme le SN74ALS165, utilisent les broches de preset (Set) et clear (Reset) de la bascule pour charger les données indépendamment de l'horloge. Quand SH/LD' est bas, la broche Set est pilotée par l'entrée de données tandis que la broche Reset est maintenue haute. Les données apparaissent immédiatement dans le registre, rendant le chargement asynchrone utile quand une impulsion d'horloge est indisponible ou inutile.

Dans les dispositifs synchrones, la ligne SHIFT/LD' contrôle si les données sont chargées ou décalées, et l'horloge synchronise l'action. Ce mode est préféré dans les designs modernes pour sa prévisibilité temporelle.

Applications pratiques

Un usage courant d'un registre PISO est de lire un banc d'interrupteurs ou un clavier avec un microprocesseur qui a des broches E/S limitées. Par exemple, un clavier à neuf touches peut être scanné par un registre PISO, réduisant les fils requis de neuf à trois.

Dans les contextes automobiles et industriels, cette réduction du nombre de fils améliore la fiabilité en minimisant les points de défaillance potentiels. L'interface série du registre à décalage permet aussi la communication avec d'autres dispositifs série tels que CAN, capteurs, ou modules mémoire.

Pour l'implémenter, connectez les entrées parallèles du registre à décalage aux contacts d'interrupteurs, tirez-les vers +5V avec des résistances, et contrôlez LD/SH' depuis le microprocesseur. Après le chargement, générez des impulsions de décalage pour lire chaque bit depuis la ligne SO.

Pour des flux de données plus complexes, mettez en cascade des registres à décalage additionnels ou interfacez avec des périphériques série dédiés.

Voir aussi : Feuille d'exercices sur les registres à décalage