Transistors à effet de champ InSe sous-10 nm rendus possibles par contacts ohmiques In sandwich novateurs : étude théorique

Résumé

Le séléniure d'indium bidimensionnel (InSe) est apparu comme un matériau de canal prometteur pour les futurs nœuds CMOS, offrant des mobilités de porteurs autour de 2 000 cm²/V·s et des rapports marche/arrêt dépassant 10⁸ dans les dispositifs expérimentaux. Les travaux théoriques ont prédit que les transistors à effet de champ (FET) InSe peuvent maintenir une haute performance jusqu'à des longueurs de grille sous-10 nm dans la limite balistique, pourtant l'obtention de contacts ohmiques à faible résistance reste le goulot d'étranglement principal. Ici, nous introduisons une architecture novatrice de contact indium sandwich — indium/ InSe / indium — qui élimine simultanément la barrière de tunnel, supprime la barrière de Schottky et fournit un dopage n-type effectif. Les calculs de premiers principes montrent que la résistance de contact chute à 0,032 ± 0,002 Ω·mm, une réduction de plus de 50 % par rapport aux contacts supérieurs conventionnels. Les simulations de dispositifs pour des longueurs de grille de 7, 5 et 3 nm démontrent que les contacts sandwich augmentent le courant de conduite de 69,4 %, 50 % et 49 % respectivement, tout en réduisant le délai intrinsèque de 20,4 %, 16,7 % et 18,9 %. Les benchmarks produit énergie-délai (EDP) révèlent que les FET InSe avec contacts sandwich surpassent les dispositifs MoS₂ et répondent aux spécifications de la Feuille de route internationale pour les semi-conducteurs (ITRS) 2024, approchant la limite supérieure des FET phosphore noir idéaux. Ces résultats établissent la structure sandwich comme une voie convaincante vers des transistors InSe haute performance dans la prochaine génération de technologie logique.

Introduction

Les semi-conducteurs bidimensionnels (2D) attirent un intérêt intense pour les dispositifs CMOS de prochaine génération en raison de leur corps atomiquement mince, de leur excellent contrôle électrostatique et de leurs mobilités de porteurs supérieures par rapport aux homologues massifs. Outre le graphène, la famille des matériaux 2D — incluant les dichalcogénures de métaux de transition (DMT), le phosphore noir (PB) et le séléniure d'indium (InSe) — offrent des bandes interdites permettant des rapports marche/arrêt élevés dans les transistors à effet de champ (FET). Les FET basés sur DMT présentent des rapports marche/arrêt aussi élevés que 10⁸ grâce à leur masse effective lourde, tandis que les dispositifs PB bénéficient de mobilités proches de 1 000 cm²/V·s et d'une anisotropie prononcée. L'InSe a récemment été montré pour atteindre des mobilités jusqu'à 2 000 cm²/V·s à température ambiante et des rapports marche/arrêt au-dessus de 10⁸, en faisant un candidat fort pour la mise à l'échelle sous-10 nm. Cependant, réaliser le potentiel théorique des FET InSe est entravé par le manque de méthodes de dopage fiables et de contacts ohmiques de haute qualité. La plupart des dispositifs basés sur 2D fonctionnent comme des FET à barrière de Schottky (SBFET), où l'interface métal/semi-conducteur impose une résistance de contact significative et limite la densité de courant. Atteindre des contacts à faible résistance, fortement dopés, est donc un défi central pour les transistors 2D haute performance. Pour adresser ce goulot d'étranglement, nous proposons une géométrie novatrice de contact ohmique sandwich qui utilise des électrodes d'indium des deux côtés du canal InSe. Des études expérimentales et théoriques récentes ont identifié l'indium comme un métal prometteur pour l'InSe, fournissant un bon alignement de bande et un fort chevauchement orbital. Dans ce travail, nous évaluons systématiquement la structure électronique et la résistance de contact du design sandwich en utilisant des calculs de premiers principes, et benchmarkons la performance transistor résultante (longueurs de grille 7, 5 et 3 nm) contre les spécifications ITRS 2013/IRDS 2024 et d'autres FET 2D de pointe.

Méthodes

Toutes les structures atomiques ont été optimisées avec le Vienna Ab-Initio Simulation Package (VASP) en utilisant une coupure onde plane de 335 eV. La constante de maille InSe a convergé à 4,029 Å, en excellent accord avec l'expérience. Les paramètres du métal indium ont été pris du CRC Handbook. L'interface indium/InSe initiale a été construite en utilisant des dalles InSe 4×1×1 et indium (001) 5×2×1, donnant une contrainte moyenne de 1,32 %. Les géométries contact supérieur et sandwich ont été relaxées avec le fonctionnel van der Waals optB88, atteignant des forces inférieures à 0,02 eV/Å. La surface de contact pour les calculs à deux sondes était de 16,19 Å × 6,41 Å. Pour extraire la résistance de contact, nous avons employé un modèle à deux sondes dans lequel le canal InSe sous le contact était fortement dopé (1×10¹⁴ e/cm²) pour supprimer la résistance série extrinsèque. Les caractéristiques courant-tension ont été calculées en utilisant le formalisme Landauer-Büttiker. Les simulations de dispositifs ont été réalisées avec le formalisme Green's Function Non-Équilibre (NEGF) dans QuantumATK. Le canal, la source et le drain ont été construits le long de la direction de transport, avec un sous-chevauchement de grille de 1 nm pour le dispositif à longueur de grille 3 nm pour atténuer le tunnel interbandes. Un jeu de base double-zêta polarisé et une coupure d'énergie de 90 Rydberg ont été utilisés, et la zone de Brillouin a été échantillonnée avec une grille k-point 8/Å⁻¹ × 11/Å⁻¹ × 180/Å⁻¹. Tous les calculs étaient pleinement auto-cohérents.

Le délai intrinsèque (τ) a été calculé comme τ = (Q_ON − Q_OFF)/I_ON, avec Q_ON et Q_OFF extraits des caractéristiques capacité-tension à |V_DS| = 0,68 V (2019 nm), 0,64 V (2021 nm) et 0,64 V (2024 nm). Le produit puissance-délai (PDP) a été défini comme PDP = (Q_ON − Q_OFF) V_DS.

Résultats et discussion

Trois facteurs clés déterminent la qualité des contacts ohmiques dans les matériaux 2D : la barrière de tunnel, la hauteur de barrière de Schottky (SB), et le chevauchement orbital interfacial. La Figure 4a montre que le contact sandwich réduit la barrière de tunnel effective de 5,48 eV (contact supérieur) à 2,38 eV — une réduction de 56,6 % — tout en raccourcissant l'écart van der Waals de 0,66 Å. Le chevauchement orbital amélioré est évident dans la densité de charge moyennée planairement (Fig. 4b), où la structure sandwich délivre une densité électronique plus élevée à l'interface. L'analyse de population Mulliken donne un niveau de dopage n-type de 1,6 × 10¹³ e/cm² pour le contact sandwich, près de 2,8 fois celui du contact supérieur, approchant les niveaux de dopage lourd utilisés dans les simulations de FET tunnel 2D. Les diagrammes de densité d'états (DOS) (Fig. 4c) révèlent que l'interaction indium-InSe métallise la bande interdite InSe dans les deux schémas de contact, mais le contact sandwich atteint une densité d'états de gap induite par le métal plus grande. Par conséquent, le pincement du niveau de Fermi se situe à 0,07 eV (supérieur) et 0,27 eV (sandwich) au-dessus du minimum de bande de conduction, éliminant effectivement la SB. La résistance de contact extraite des simulations à deux sondes (Fig. 4d) montre une caractéristique I-V linéaire pour les deux types de contact, confirmant le comportement ohmique. Le design sandwich donne une résistance de 0,032 ± 0,002 Ω·mm — plus de 50 % inférieure au contact supérieur — soulignant l'avantage de doubler la surface de contact. Les métriques de performance de dispositif sont présentées dans la Figure 5. Le swing de sous-seuil (SS) reste en dessous de 100 mV/dec pour tous les nœuds, avec le dispositif 2019 nm atteignant 61,8 mV/dec (supérieur) et 64,4 mV/dec (sandwich). Les contacts sandwich augmentent le courant de drain (I_DS) de 69,4 % (2019 nm), 50 % (2021 nm) et 49 % (2024 nm) comparé à leurs homologues à contact supérieur. Le courant d'état passant (I_ON) dépasse l'exigence ITRS haute performance (HP) dans tous les nœuds, avec des gains additionnels de 38,2 % (2019 nm), 27,3 % (2021 nm) et 20,5 % (2024 nm) pour les dispositifs sandwich. Le délai intrinsèque (τ) est tracé contre le rapport marche/arrêt dans la Figure 6. Tous les dispositifs présentent τ < 0,15 ps, bien en dessous de la cible ITRS 2013 de 0,44-0,46 ps. Les contacts sandwich réduisent τ de 20,4 % (2019 nm), 16,7 % (2021 nm) et 18,9 % (2024 nm) à hauts rapports marche/arrêt. Ces améliorations se traduisent par des vitesses de commutation plus rapides sans sacrifier le courant de conduite. Finalement, le produit énergie-délai (EDP) est benchmarké dans la Figure 7 contre d'autres FET 2D répondant à la validation expérimentale. Tous les dispositifs InSe avec contacts sandwich se situent en dessous de l'exigence EDP ITRS 2024, surpassant les FET MoS₂ et approchant le plafond de performance des FET PB. Le meilleur EDP se produit pour le dispositif à grille 3 nm (nœud 2024 nm), soulignant l'avantage de scalabilité de l'architecture sandwich. Collectivement, ces résultats démontrent que le contact ohmique indium sandwich non seulement atténue les obstacles clés aux transistors InSe haute performance — barrière de tunnel, SB et dopage — mais délivre aussi des métriques de dispositif qui dépassent les cibles de la feuille de route industrielle et rivalisent avec les meilleurs FET 2D.

Conclusions

Nous avons introduit un contact ohmique indium sandwich pour FET InSe qui élimine efficacement la barrière de tunnel, supprime la barrière de Schottky et induit un dopage n-type substantiel. La résistance de contact est réduite à 0,032 ± 0,002 Ω·mm, une amélioration de > 50 % par rapport aux contacts supérieurs conventionnels. Les simulations de dispositifs à 7, 5 et 3 nm de longueur de grille démontrent des gains de performance universels : le courant d'état passant augmente de 20,5-38,2 % et le délai intrinsèque diminue de 16,7-20,4 % par rapport aux benchmarks ITRS HP. L'analyse produit énergie-délai montre que les dispositifs sandwich surpassent les FET MoS₂ et répondent aux exigences ITRS 2024, approchant la limite théorique des FET PB. Ces résultats établissent l'architecture sandwich comme une voie viable vers des transistors InSe haute performance pour la technologie CMOS de prochaine génération.