Espaceurs d'air pour puces 10 nm

Ceci est le troisième d'une série en quatre parties sur les articles présentés par IBM à l'IEDM 2016.

La réunion internationale annuelle des dispositifs électroniques est « le forum prééminent au monde pour rendre compte des avancées technologiques dans les domaines de la technologie, de la conception, de la fabrication, de la physique et de la modélisation des semi-conducteurs et des dispositifs électroniques ». Les chercheurs d'IBM ont donc apporté leur thermomètre à sonde à balayage, leur espaceur d'air pour une puce de 10 nanomètres, leur puce de 7 nm, et pour ne pas être surpassés par le silicium, ils ont également apporté leurs nanotubes de carbone. Ces articles et présentations d'IBM et de nombreux partenaires participeront à la conférence de cette semaine à San Francisco.

L'IEDM présente quatre articles d'IBM parmi les meilleurs exemples de la conférence de cette réimagination de l'informatique - étendre la loi de Moore, construire de nouvelles architectures et utiliser de nouveaux matériaux pour aller au-delà. Voici un examen plus approfondi de ces articles et des scientifiques à l'origine de ces travaux. La troisième partie concerne l'article "Air Spacer for 10nm FinFET CMOS and Beyond", du Dr Kangguo Cheng, membre senior du personnel technique et maître inventeur chez IBM Research.

Alors que des puces de nœuds de 14 nm peuvent être fabriquées aujourd'hui, des défis importants restent à relever pour passer au nœud suivant. Au fur et à mesure que les transistors deviennent plus petits, la capacité parasite (charge électrique indésirable) provoque deux problèmes :la commutation du signal entre les transistors ralentit, tandis que la consommation d'énergie augmente. Cheng et son équipe du Albany Nanotech Center d'IBM ont exploré comment utiliser l'air comme isolant dans des transistors de 10 nm. Leurs entretoises d'air ont montré qu'elles réduisaient la capacité au niveau du transistor jusqu'à 25 % et réduisaient la capacité dans un circuit de test d'oscillateur en anneau jusqu'à 15 %.

Un transistor a quatre éléments essentiels :un canal, deux réservoirs (appelés source et drain) aux deux extrémités du canal et une grille contrôlant le canal pour activer ou désactiver le transistor. Des contacts (alliages métalliques) sont utilisés pour connecter la source, le drain et la grille aux fils au-dessus des transistors qui se connectent ensuite pour compléter le reste du circuit. Au fur et à mesure que les transistors deviennent de plus en plus petits, ainsi que de plus en plus rapprochés, les écarts entre les contacts d'un transistor augmentent également. Une partie de la charge électrique, au lieu de s'écouler dans le canal pour effectuer un travail utile, est stockée dans ces espaces. Lorsque le transistor commute, la charge stockée ressort, gaspillant de l'énergie. Comme plus de puissance est nécessaire pour déplacer ces électrons supplémentaires d'avant en arrière, plus d'énergie est nécessaire pour faire fonctionner la puce - ce qui la rend également plus chaude, parfois au point d'être inutilisable.

En haut à gauche : Image MET d'un transistor FinFET avec espaceurs d'air (les espaces blancs) à des dimensions de 10 nm. En haut à droite : Dommages après un processus agressif de retrait d'espacement ; en particulier, l'érosion de l'ailette et l'épitaxie source/drain. En bas au milieu : Schéma d'une structure d'espaceur d'air partiel. Les entretoises d'air sont formées uniquement au-dessus du haut de l'ailette pour minimiser l'impact sur la pile de portes. Les revêtements diélectriques sont utilisés pour protéger davantage les empilements de grilles pendant les processus de fabrication des espaceurs d'air.

Ainsi, un nouveau matériau était nécessaire à mettre entre les contacts proches pour aider à empêcher ces électrons embêtants de coller entre les contacts. Il s'avère que le meilleur matériau n'est pas du tout un matériau - c'est de l'air. L'équipe d'IBM a donc cherché à comprendre comment créer un petit espace rempli d'air entre les contacts du transistor pour aider à contrôler le nombre d'électrons stockés dans les espaces. Le processus développé donne des transistors qui utilisent 25 % d'énergie en moins et, par extension, 15 % d'énergie en moins pour l'ensemble du circuit.

Les espaceurs d'air aideront à atteindre des puces de 10 et 7 nm, ainsi que des puces de 14 nm potentiellement plus efficaces, pour les systèmes de nouvelle génération.

Lire la première partie :Cartographier les points chauds
Lire la deuxième partie :Un autre type de puce avec des nanotubes de carbone