L'innovation d'espaceur d'air d'IBM ouvre la voie aux puces FinFET 10 nm

Troisième volet d'une série en quatre parties sur les articles de pointe d'IBM présentés à l'IEDM 2016.

L'International Electron Devices Meeting est largement considéré comme le premier forum mondial pour la recherche révolutionnaire en technologie des semi-conducteurs et dispositifs électroniques, conception, fabrication, physique et modélisation. À la conférence de cette année à San Francisco, IBM a présenté un thermomètre à sonde de balayage, une technique d'espaceur d'air pour puces 10 nm, un dispositif 7 nm et même des innovations en nanotubes de carbone — tous visant à prolonger la loi de Moore et à explorer de nouvelles architectures.

Parmi les quatre articles IBM mis en avant, le troisième se concentre sur « Air Spacer for 10 nm FinFET CMOS and Beyond ». Le Dr Kangguo Cheng, membre senior du staff technique et Master Inventor au centre Albany Nanotech d'IBM Research, a dirigé l'équipe qui a démontré comment un simple espace d'air peut réduire considérablement la capacitivité parasitaire dans les transistors de prochaine génération.

Alors que les nœuds 14 nm sont déjà manufacturables, la transition vers 10 nm fait face à un obstacle critique : la capacitivité parasitaire. À mesure que les transistors se réduisent, les espaces isolants entre contacts deviennent proportionnellement plus petits, permettant l'accumulation de charge indésirable. Lorsqu'un transistor commute, cette charge stockée est libérée, causant à la fois une propagation de signal plus lente et une consommation d'énergie plus élevée — conduisant finalement à une chaleur accrue et une fiabilité réduite.

L'approche du Dr Cheng remplace ces espaces conducteurs par de l'air — un isolant presque parfait. En insérant un espaceur d'air au-dessus du sommet de l'aile, l'équipe a réduit la capacitivité au niveau du transistor jusqu'à 25 % et atteint une réduction de 15 % dans un circuit test d'oscillateur en anneau. Le résultat est une économie d'énergie de 25 % au niveau du dispositif et une amélioration correspondante de 15 % au niveau système.

En haut à gauche : Image MET d'un transistor FinFET avec espaceurs d'air (les espaces blancs) à dimensions 10 nm. En haut à droite : Dommages après un processus agressif de pulldown d'espaceur ; spécifiquement, érosion de l'aile et de l'épitaxie source/drain. Au centre bas : Schéma d'une structure d'espaceur d'air partiel. Les espaceurs d'air sont formés uniquement au-dessus du sommet de l'aile pour minimiser l'impact sur la pile de grille. Des gaines diélectriques protègent les piles de grille pendant la fabrication des espaceurs d'air.

En atténuant la capacitivité parasitaire, les espaceurs d'air permettent des puces FinFET 10 nm et 7 nm plus efficaces, et ils sont prometteurs pour des dispositifs 14 nm économes en énergie également. Le travail d'IBM illustre comment un matériau aussi simple que l'air peut jouer un rôle crucial dans la conception des semi-conducteurs de prochaine génération.

Lire la partie 1 : Cartographie des points chauds
Lire la partie 2 : Un autre type de puce avec nanotubes de carbone