Avancement vers 7 nm

Ceci est le quatrième d'une série en quatre parties sur les articles présentés par IBM à l'IEDM 2016.

La réunion internationale annuelle des dispositifs électroniques est « le forum prééminent au monde pour rendre compte des avancées technologiques dans les domaines de la technologie, de la conception, de la fabrication, de la physique et de la modélisation des semi-conducteurs et des dispositifs électroniques ». Les chercheurs d'IBM ont donc apporté leur thermomètre à sonde à balayage, leur espaceur d'air pour une puce de 10 nanomètres, leur puce de 7 nm, et pour ne pas être surpassés par le silicium, ils ont également apporté leurs nanotubes de carbone. Ces articles et présentations d'IBM et de nombreux partenaires participeront à la conférence de cette semaine à San Francisco.

L'IEDM présente quatre articles d'IBM parmi les meilleurs exemples de la conférence de cette réimagination de l'informatique - étendre la loi de Moore, construire de nouvelles architectures et utiliser de nouveaux matériaux pour aller au-delà. Voici un examen plus approfondi de ces articles et des scientifiques à l'origine de ces travaux. Le dernier volet de la série met en lumière l'article « Une technologie FinFET 7 nm dotée d'un motif EUV et de canaux à haute mobilité à double contrainte », par Ruilong Xie, un membre senior du personnel technique de GlobalFoundries et des membres de l'équipe d'IBM au Albany Nanotech Center .

En juillet dernier, IBM et ses partenaires de l'Alliance ont annoncé avoir développé les premières puces de test de nœud 7 nm au monde. La percée est survenue en appliquant la lithographie ultraviolette extrême (EUV) - une technique consistant à utiliser la lumière pour graver des motifs dans d'autres matériaux - et en utilisant du silicium-germanium (SiGe) comme matériau de canal dans le transistor.

Du silicium au silicium germanium

L'article IEDM de l'équipe montre que «la technologie FinFET basée sur SiGe a démontré une amélioration des performances avec les règles de base de la technologie 10 nm (normes de l'industrie), fournissant des solutions élégantes vers une option de technologie CMOS viable. L'une de ces solutions élégantes est sa capacité à la fois à des appareils à faible consommation et à hautes performances sur la même puce - sans perte de performances ou de variabilité d'un type d'appareil par rapport à l'autre », comme expliqué dans Innovation matérielle jusqu'à 7 nm .

De plus, SiGe repousse les limites de la mise à l'échelle des puces en modifiant la façon dont le courant passe à travers le canal d'un transistor. Il s'avère qu'en ajoutant des atomes de germanium plus gros à un cristal composé d'atomes de silicium plus petits, le cristal développe un décalage de réseau, générant une contrainte dans le canal du transistor. Cette contrainte permet de déplacer plus de courant à travers le canal à des tensions plus basses. Ainsi, en utilisant SiGe comme matériau de canal en combinaison avec des innovations en matière de résistance parasite et de réduction de capacité, l'équipe a pu tracer une feuille de route vers une puce de 7 nm, tout en maintenant un équilibre entre puissance et performances - une performance à puissance constante qui, telle que présentée à l'IEDM , 40 % mieux qu'une puce de 10 nm !

Des longueurs d'onde de lumière extrêmement petites

La lumière utilisée, avec seulement une longueur d'onde de 13,5 nm, est beaucoup plus courte que la lumière de longueur d'onde standard de 193 nm d'aujourd'hui, ce qui la rend capable de graver 20 milliards de transistors de 7 nm sur une puce. Mais avant que l'équipe puisse mettre autant de commutateurs sur une puce, elle doit faire de la technologie derrière l'utilisation d'une longueur d'onde aussi courte un processus cohérent, contrôlé et reproductible.

Pour fabriquer des puces à l'aide de la lithographie, une plaquette est exposée à un motif de lumière de la même manière que tous les négatifs photographiques non numériques sont imprimés sur du papier contact - il est maintenu au-dessus de la plaquette et la lumière passe à travers un masque (le « négatif ») . La taille des lignes et des fils pouvant être imprimés à l'aide de cette technique reflète non seulement la taille des lignes sur le masque, mais également la longueur d'onde de la lumière utilisée. Aujourd'hui, en utilisant une lumière de 193 nm, une plaquette peut être exposée plusieurs fois si le motif requis est plus petit que ce que 193 nm peut fournir seul.

Ainsi, tout comme l'impression japonaise sur bois, motif après motif est superposé sur la plaquette pour obtenir une puce plus complexe et plus petite. Cette technique multi-modèles, cependant, provoque une dégradation; ce qui n'est peut-être pas un problème aussi critique pour les puces des appareils produits en série tels que les smartphones, mais constitue un obstacle important pour les superordinateurs et les systèmes spécialisés nécessitant une très grande fiabilité. Et, bien qu'il soit techniquement possible de fabriquer des puces 7 nm de cette façon, c'est une des principales raisons pour lesquelles IBM a décidé d'explorer comment fabriquer des puces 7 nm en utilisant la technologie EUV.

En haut à gauche : Une description schématique des matériaux de canal à double contrainte sur le SRB avec un puits rétrograde super raide (SSRW), ainsi que des images MET de (a) l'ailette en silicium contrainte en traction et (b) l'ailette SiGe contrainte en compression sur un SRB commun. En haut à droite : Une image TEM d'un dispositif à pas de polysilicium à contact de 48 nm avec un contact auto-aligné optimisé avec une ouverture de contact de ~ 10 nm et Lmetal de ~ 15 nm. En bas au milieu : L'illustration et le graphique montrent que le processus d'épitaxie de tranchée respecte simultanément les règles de base et la réduction de la résistivité de contact suite aux optimisations d'implantation et de recuit.

En utilisant 13,5 nm EUV, un seul motif haute fidélité est nécessaire pour imprimer un seul motif sur une puce de 7 nm. Le défi pour EUV est de savoir comment faire mûrir la technologie pour être prête pour la production. Tout comme l'IBM System 360, construit en 1964, a conduit aux machines plus petites et plus rapides d'aujourd'hui grâce à des efforts de raffinement, de mise à l'échelle et d'ingénierie, EUV devra évoluer de la même manière.

Considérez ceci :pour générer une lumière de 13,5 nm, le dispositif EUV libère une goutte d'étain fondu dans le vide (pour obtenir une forme sphérique) qui est ensuite frappée par un laser au dioxyde de carbone qui l'aplatit et la déplace selon un angle spécifique. L'étain, toujours en train de tomber, est ensuite frappé - et vaporisé - avec un autre laser au dioxyde de carbone plus puissant pour libérer une lumière de 13,5 nm, qui est ensuite capturée et focalisée sur une plaquette à l'aide de miroirs spécialisés.

Bien que le processus d'utilisation de cette lumière de 13,5 nm soit compliqué, le travail des équipes prouve qu'il est possible de fabriquer une puce de 7 nm à l'aide d'EUV et fournit des résultats de haute qualité. Ce qui devrait signifier que des puces spécialisées à haute fiabilité pour les futurs systèmes hautes performances peuvent être fabriquées pour répondre aux exigences des superordinateurs et des systèmes de la prochaine génération.

Lire la première partie :Cartographier les points chauds
Lire la deuxième partie :Un autre type de puce avec des nanotubes de carbone
Lire la troisième partie :Entretoises d'air pour puces de 10 nm