Détecteur de charge induite par plasma amélioré pour la surveillance complète des processus CMOS BEOL

Résumé

Ce travail propose un détecteur de charge induite par plasma (PID) modifié pour élargir la plage de détection, pour surveiller les dommages possibles par plasma à travers une plaquette pendant les processus CMOS BEOL avancés. De nouveaux designs d'antenne pour les motifs de dommages induits par plasma avec condensateurs étendus sont étudiés. En adaptant les nouveaux détecteurs PID, les niveaux de charge maximum des détecteurs ont été améliorés.

Introduction

Ces dernières années, l'évolution de la technologie de processus semi-conducteur continue de réduire la dimension critique dans les circuits intégrés à grande échelle. Les processus logiques FinFET avancés sont devenus plus complexes pour réaliser des transistors plus densément empilés dans des puces Si multi-fonctionnelles et plus puissantes. Les étapes de gravure par ions réactifs améliorées par plasma deviennent inévitables dans les processus nano-avancés pour obtenir des structures à haut rapport d'aspect essentielles pour les circuits à haute densité d'empaquetage. Pour les nœuds de technologie CMOS au-delà de 45 nm, les grilles de transistors ont changé de la grille poly-silicium conventionnelle avec dioxyde de silicium aux empilements grille métal high-k. Ce changement rend les dispositifs plus sensibles aux dommages induits par plasma et pourrait mener à des dommages latents imprévus aux couches diélectriques high-k. Dans les processus de fabrication de pointe des FinFET, de nombreuses étapes de plasma RF telles que gravure, dépôt et nettoyage sont inévitables, créant des fréquences plus élevées d'événements de charge induite par plasma. Des charges positives et négatives sur les structures métalliques peuvent se produire. Comme ces charges circulent à travers les chemins conducteurs faits de lignes métalliques préexistantes, vias et contacts, la décharge indésirable à travers les parties vulnérables des circuits, particulièrement à travers le diélectrique de grille du transistor, peut mener à des préoccupations de fiabilité significatives. Par exemple, dans l'étape de gravure sèche, les ions incidents diffusés et les matériaux pulvérisés à la surface de réaction causent plus de défauts dans les ailerons en volume. Pour éviter l'événement de charge plasma menant à des dommages irréversibles aux circuits, des règles de design limitant la taille des structures métalliques sont données. Un autre exemple d'atténuation du PID inclut l'utilisation de diodes protectrices, qui pourraient dévier le courant de charge plasma loin des circuits sensibles. L'introduction de la génération de vapeur in-situ (ISSG) pour l'oxyde de grille a rapporté l'amélioration de sa tolérance aux dommages plasma. De plus, le réglage de la chambre et la modification du processus de dépôt PECVD-Ti ont aussi été trouvés pour atténuer les dommages induits par plasma. La plupart de ces méthodes résultent cependant en limitations indésirables sur la flexibilité du design de circuit ou des compromis de processus.

Conventionnellement, des motifs de test sur plaquette ont été utilisés pour surveiller les niveaux de dommages induits par plasma (PID). Le paramètre le plus commun et largement utilisé pour surveiller le PID sur plaquette est les caractéristiques de temps jusqu'à la rupture (TDDB) des grilles de transistors avec de grandes structures d'antenne. Le dommage latent sur les diélectriques de grille peut être révélé en mesurant la dégradation de la couche diélectrique de grille sous tests de contrainte de tension ou courant. Donc, ces motifs ne peuvent pas fournir de retour en temps réel sur les processus plasma. Dans nos travaux précédents, un détecteur d'effet de charge induite par plasma sur plaquette est démontré dans les technologies FinFET avancées. Le détecteur PID utilise une structure de couplage capacitif pour induire une réponse sur la grille flottante. Par conséquent, il n'y a pas de dommage à la couche diélectrique de grille comme dans un détecteur PID conventionnel. Sur ces nouveaux détecteurs, on mesure le décalage des courbes I-V pour découvrir l'intensité, la durée ainsi que la polarité des charges sur la grille d'antenne. Il a été trouvé que ces détecteurs peuvent être soumis à un effet de saturation car l'intensité du plasma à certains sites d'enregistrement dépasse des niveaux critiques. Pour étendre la plage dynamique du détecteur PID, de nouveaux designs de grille d'antenne ont été étudiés dans ce travail, où l'élargissement des plages de détection est démontré avec succès.

Méthodes

Le schéma 3D du détecteur de dommages induits par plasma (PID) avec un condensateur parasite connecté au nœud d'antenne est montré en figure 1a. Différant de la structure de surveillance PID, ce détecteur utilise une fente de contact longue pour coupler la tension d'antenne sur la grille flottante. La photographie MET en coupe transversale est montrée en figure 1b. Comme montré dans la figure, les fentes de contact qui collectent les charges sont couplées capacitivement à la grille flottante.

La figure 2 compare les distributions de tension de seuil enregistrées par ces détecteurs à travers une plaquette de 12 pouces. Le décalage négatif de tension de seuil indique que des charges négatives étaient collectées sur l'antenne, attirant des charges positives dans la grille flottante, résultant en décalages négatifs de tension de seuil. Il a été trouvé que comme la surface d'antenne augmente, la capacitance totale croissante mène à l'abaissement des tensions d'antenne globales, donc plus petit le décalage en V_t.

Ici, en figure 3a, le diagramme de flux expliquant les principes de base de fonctionnement du détecteur PID est esquissé. Comme les charges plasma (Q_Ant) sont collectées sur l'antenne, le potentiel de la grille d'antenne, V_Ant, varie. V_Ant est ensuite couplé à la grille flottante (FG), favorisant le tunnelage d'électrons soit vers soit hors de FG. Après les processus plasma, V_t de ces détecteurs peut devenir plus négatif ou plus positif basé sur la polarité de Q_Ant. V_t peut être calculé par le modèle de courant de tunnelage FN avec les paramètres listés en figure 3b.

La figure 4 illustre toutes les capacitances possibles sur le détecteur PID à base de FG. De la figure 5, il est trouvé que comme la surface d'antenne augmente, ΔV_t tend à saturer. Comme V_Ant atteint les niveaux maximum, Q_Ant commence à fuir quand le niveau de tension est trop haut. Pour éviter que le niveau de flux plasma dépasse la limitation du détecteur, la capacitance d'antenne est délibérément augmentée en ajoutant des condensateurs de charge qui pourraient réduire la proportion de capacitance d'antenne dans la capacitance totale.

La figure 6a montre la structure 2D du détecteur PID in-situ précédemment rapporté, et trois structures pour réaliser des condensateurs additionnels sont présentées. Ce sont des condensateurs MOM, qui utilisent la plus grande zone de chevauchement des couches métalliques pour augmenter la capacitance totale en figure 6b, des condensateurs STI, qui augmentent la capacitance en ajustant la longueur de la grille métallique en figure 6c, et des condensateurs de paroi latérale, qui utilisent la zone de chevauchement de la grille métallique et du contact pour former un condensateur additionnel en figure 6d.

Résultats expérimentaux et discussion

La figure 7 compare la capacitance totale versus rapports d'antenne quand différents types de condensateurs de charge sont ajoutés. La capacitance totale est dominée par la capacitance d'antenne quand le rapport d'antenne est supérieur à 1 K.

Quand la capacitance de charge ajoutée devient comparable à la capacitance d'antenne, la capacitance totale pourrait alors être affectée par les condensateurs de charge. Puisque la quantité maximale de charges collectées par l'antenne est fixe ; en augmentant la capacitance totale, ΔV est attendu diminué, selon ΔQ = CΔV. Ainsi, la sensibilité de la plage de détection pourrait être supprimée, prévenant l'effet de saturation quand le niveau de charge plasma dépasse ses limites originales. Les caractéristiques de courant de drain pour dispositifs de AR = 10 avec différents condensateurs STI sont comparées en figure 8. Quand un condensateur de charge plus grand est ajouté, le pourcentage de capacitance d'antenne dans la capacitance totale est réduit. Sous le même flux de charge plasma, les charges plasma totales après une période sont proportionnelles à la surface d'antenne. Donc, quand la capacitance globale augmente, V_Ant est attendu abaissé, permettant la détection de niveaux de flux plasma élevés. Comme montré en figure 8, des décalages plus petits sont trouvés sur les courbes I-V pour les échantillons avec condensateurs de charge additionnels.

Les diagrammes en boîte des tensions de seuil mesurées sur des échantillons avec AR = 1 K et différentes tailles de condensateurs MOM, STI et de paroi latérale sont comparés en figure 9. Quand la capacitance de charge est augmentée, moins de décalage de tension de seuil est observé en moyenne. Dans le design expérimental, C_L par structure STI est trop petit pour montrer l'impact du niveau de charge. La comparaison en figure 10 suggère que les trois façons d'ajouter des condensateurs de charge peuvent aussi efficacement réduire la réponse moyenne à la charge plasma. Le condensateur de charge additionnel peut étendre avec succès la plage de détection du détecteur PID, tandis que la sensibilité des détecteurs est réduite. Pour atteindre une détection à large plage du niveau de charge plasma, une série de détecteurs PID avec différents niveaux de C_L peut être conçue en un réseau 1-D pour détecter les niveaux de charge plasma aux deux extrémités haute et basse.

Conclusions

Cette étude étudie un nouveau design de grille d'antenne pour étendre la plage de détection des niveaux de charge induite par plasma sur les détecteurs de surveillance PID. En ajoutant un condensateur de charge, la haute tension de grille d'antenne sujette à la fuite de charge peut être prévenue, permettant un niveau de charge plus élevé d'être enregistré sur les détecteurs PID. Ce design novateur élargit efficacement la plage de détection des niveaux de charge plasma dans les processus CMOS BEOL avancés.