Circuits de portes CMOS : conception, fonctionnement et comparaison au TTL

Jusqu'à présent, notre analyse des circuits logiques à transistors s'est limitée au paradigme de conception TTL, où des transistors bipolaires sont utilisés, et la stratégie générale d'entrées flottantes équivalentes à « haut » (connectées à V_cc) — et par conséquent, l'autorisation d'étages de sortie « collecteur ouvert » — est maintenue. Ce n'est cependant pas la seule façon de construire des portes logiques.

Transistors à effet de champ

Les transistors à effet de champ, particulièrement la variété à grille isolée, peuvent être employés dans la conception de portes. Comme ils sont commandés en tension plutôt qu'en courant, les IGFET permettent des circuits plus simples. Considérez l'inverseur ci-dessous, construit avec des IGFET P- et N-canal :

 

 

L'étiquette V_dd sur l'alimentation positive suit la même convention que V_cc en TTL : elle désigne la tension constante appliquée au drain d'un transistor à effet de champ, référencée à la masse.

 

Fonctionnement de la porte avec IGFET mode enrichissement

Entrée basse

Connectez le circuit à une source d'alimentation et un interrupteur d'entrée et observez son comportement. Notez que ces IGFET sont de type E (mode enrichissement) et donc normalement éteints.

Ils ne s'activent que lorsque la tension grille-drain (ou grille-substrat) a la polarité correcte.

 

 

Le transistor supérieur est P-canal. Quand son substrat est plus positif que la grille (grille négative par rapport au substrat), le canal s'enrichit et le courant circule entre source et drain. Dans l'illustration, le transistor du haut est passant, tandis que le transistor N-canal inférieur est bloqué (tension grille-substrat nulle).

Par conséquent, la sortie se connecte fermement à V_dd et a une résistance très élevée vers la masse, produisant un « haut » logique (1) quand l'entrée est « bas » (0).

Entrée haute

Basculez l'entrée sur l'état opposé :

 

 

Maintenant, le transistor N-canal inférieur sature, tandis que le P-canal supérieur reste bloqué. La sortie devient « bas » (0). Le circuit fonctionne comme un inverseur (porte NON).

Semi-conducteurs métalliques-oxydes complémentaires (CMOS)

L'utilisation de MOSFET au lieu de transistors bipolaires simplifie grandement la conception de l'inverseur. La sortie ne flotte jamais — grâce à la configuration naturelle « totem-pole » qui peut à la fois sourcer et absorber le courant de charge.

L'élégance de cette porte provient de l'utilisation complémentaire de IGFET P- et N-canal. De tels circuits sont classés comme CMOS (Complementary Metal-Oxide-Semiconductor).

Défis et solutions dans les portes CMOS

Contrairement au TTL, les portes CMOS sont sensibles aux hautes tensions de l'électricité statique et peuvent être involontairement pilotées dans un état logique si laissées flottantes. Par conséquent, les entrées flottantes doivent toujours être évitées.

Problèmes d'entrées flottantes

Considérez un interrupteur à simple bascule qui connecte une entrée à V_dd ou à la masse dans un état, mais la laisse flotter dans l'autre :

 

 

De même, une sortie collecteur ouvert TTL (qui flotte quand haute) peut laisser une entrée CMOS indéfinie :

 

 

Résistances de pull-up et pull-down

Pour stabiliser les entrées flottantes, une résistance est connectée à V_dd (pull-up) ou à la masse (pull-down). Une valeur typique est 10 kΩ, bien que la résistance exacte ne soit pas critique.

Exemple pull-up :

 

 

Exemple pull-down :

 

 

Lors de l'interface d'une sortie collecteur ouvert TTL vers une entrée CMOS, une résistance de pull-up est requise pour définir l'état haut :

 

 

Pour les portes CMOS à entrées multiples, chaque entrée nécessite sa propre résistance de pull-up ou pull-down.

 

 

Conception de portes CMOS à entrées multiples

Porte NAND CMOS

Voici un schéma typique de NAND CMOS :

 

 

Les transistors Q₁ et Q₃ forment une paire série P-/N-canal contrôlée par l'entrée A, tandis que Q₂ et Q₄ forment une paire similaire pour l'entrée B. Les transistors supérieurs sourcent le courant depuis V_dd, les inférieurs absorbent vers la masse. La sortie est haute sauf si les deux transistors inférieurs conduisent simultanément, c'est-à-dire seulement quand les deux entrées sont hautes.

Illustrations des tables de vérité

Ci-dessous sont des représentations visuelles du comportement de la porte NAND pour les quatre combinaisons d'entrées :

 

 

 

 

 

Porte ET CMOS

Une porte ET peut être obtenue en insérant un étage inverseur à la sortie d'une porte NAND :

 

 

Porte NOR CMOS

Similaire au NAND, une porte NOR utilise quatre MOSFET mais les arrange différemment : deux transistors sourceurs en série et deux transistors puits en parallèle. La sortie passe haut seulement quand les deux entrées sont basses.

 

 

Porte OU CMOS

En ajoutant un inverseur à la sortie d'une porte NOR, une fonction OU est obtenue.

 

 

TTL vs CMOS : avantages et inconvénients

TTL et CMOS peuvent tous deux implémenter toute fonction logique, mais ils diffèrent significativement en aspects clés :

• Consommation d'énergie : Le CMOS ne consomme pratiquement aucun courant statique, tandis que le TTL consomme un courant de polarisation constant. Cependant, la puissance CMOS augmente avec la fréquence de commutation ; la puissance TTL reste relativement constante.
• Fan-out : Les entrées CMOS absorbent un courant minimal, permettant à une seule porte d'en piloter beaucoup d'autres. Le fan-out TTL est limité par les entrées commandées en courant.
• Plage de tension d'alimentation : Le TTL fonctionne typiquement à 4,75–5,25 V. Le CMOS couvre confortablement 3–15 V, grâce à ses MOSFET commandés en tension.
• Vitesse : Le TTL surpasse généralement le CMOS car la capacité d'entrée des MOSFET introduit des constantes de temps RC plus grandes, ralentissant les fronts de montée/descente.

Amélioration de la vitesse CMOS : Portes série B

Pour atténuer la réponse plus lente du CMOS, des tampons de sortie (deux inverseurs en cascade) peuvent être ajoutés, augmentant le gain de tension et accélérant les transitions. Bien que logiquement redondants, les étages additionnels améliorent les performances en amplifiant les variations de signal.

 

Révision

• Les portes logiques CMOS utilisent des MOSFET au lieu de transistors bipolaires.
• Les entrées sont sensibles à l'électricité statique et ne doivent pas flotter.
• Les résistances pull-up/pull-down résolvent les problèmes d'entrées flottantes.
• Le CMOS consomme moins d'énergie que le TTL, mais la puissance augmente avec la fréquence.
• Les entrées CMOS absorbent beaucoup moins de courant, permettant un fan-out plus élevé.
• Le CMOS fonctionne sur une plage d'alimentation plus large (3–15 V) vs TTL (4,75–5,25 V).
• Le CMOS a une fréquence maximale plus basse due à la capacité d'entrée.
• Les portes série B utilisent des sorties tamponnées pour améliorer la vitesse.

Fiches d'exercices associées

• Fiche d'exercices sur les transistors à effet de champ à grille isolée
• Fiche d'exercices sur les portes logiques CMOS