TFET SiGe à ailettes sans dopage haute performance : courant de passage amélioré et ratio de commutation 12 ordres
Résumé
Dans cet article, un TFET (transistor à effet de tunnel) à canal SiGe en forme d'ailette sans dopage (DF-TFET) est proposé et étudié. Pour former une jonction de tunnel linéaire à haute efficacité sans dopage, une structure de canal SiGe en ailette et un chevauchement grille/source sont induits. Par ces méthodes, un DF-TFET avec courant de passage élevé, ratio de commutation de 12 ordres de grandeur et sans effet ambipolaire évident est obtenu. Un diélectrique de grille à empilement de matériaux à haut κ est introduit pour améliorer la fuite à l'état bloqué, les caractéristiques d'interface et la fiabilité. De plus, l'utilisation d'un canal sans dopage et d'une structure en ailette résout les difficultés du processus de dopage et de formation de chevauchement grille/grille arrière asymétrique. En résultat, la structure DF-TFET possède une bonne applicabilité manufacturière et réduit remarquablement l'emprise. Le mécanisme physique et l'effet des paramètres sur la performance sont étudiés. Finalement, on obtient : courant de passage (I_ON) 58,8 μA/μm, swing de sous-seuil minimal (SS_min) 2,8 mV/dec, swing moyen (SS_avg) 18,2 mV/dec. Avec des caractéristiques capacitives améliorées, fréquence de coupure 5,04 GHz et produit gain-bande passante 1,29 GHz. Avec performance et robustesse améliorées, le DF-TFET est un candidat très attractif pour applications ultra-basse consommation.
Introduction
Avec la miniaturisation des MOSFET, vitesse de commutation, performance haute fréquence, densité, coût et fonctionnalité des circuits intégrés (CI) s'améliorent grandement. Mais avec la réduction continue de la tension, la consommation d'énergie inacceptable devient un problème sérieux pour les CI modernes. Grâce au mécanisme de tunnel interbandes, le TFET avec SS abrupt et faible consommation apporte une nouvelle solution et attire beaucoup d'attention. Mais les applications des TFET conventionnels à base de silicium sont limitées par le courant de passage considérablement bas (I_ON), faible ratio de commutation, effet ambipolaire sévère et grand swing de sous-seuil moyen (SS). Pour améliorer la performance, de nouvelles structures et matériaux ont été proposés. Par exemple, TFETs avec couche d'amélioration du taux de tunnel [5, 10, 11] réduisant la longueur effective du chemin de tunnel. TFETs avec structure de grille améliorée [12-20]. Le concept de tunnel linéaire est introduit dans le L-TFET [17-19], atteignant SS_avg 42,8 mV/déc et I_ON 10⁻⁶ A/μm. Le TG-TFET amélioré avec chevauchement en T et double source [20, 21] atteint I_ON 81 μA/μm.
Pour améliorer davantage la performance, une exigence élevée sur le profil de dopage de la jonction de tunnel est nécessaire : jonction abrupte ultra-raide de quelques nm d'épaisseur, très difficile à réaliser. Pour éviter cette difficulté, le TFET sans dopage (DL-TFET) sur film semi-conducteur intrinsèque mince utilisant le concept de plasma de charge est rapporté [22, 23]. Le DL-TFET réduit la difficulté de fabrication en supprimant la jonction abrupte ultra-raide, évite la dégradation par fluctuations aléatoires de dopants, et ne demande pas de budgets thermiques élevés pour source/drain, ouvrant la possibilité de TFETs sur autres substrats (ex: silicium monocristallin sur verre). Le SS du DL-TFET est grandement amélioré. Cependant, du fait de la faible efficacité de la jonction de tunnel ponctuelle, le courant du DL-TFET n'est pas assez élevé pour les exigences croissantes des applications circuits modernes.
Dans cet article, un nouveau DF-TFET (dopingless fin-shaped SiGe channel TFET) est proposé. Pour améliorer performance et robustesse, jonction de tunnel linéaire et matériau SiGe sont appliqués. La fonction de travail du métal de grille est optimisée pour améliorer le taux de tunnel. Le canal sans dopage réduit la difficulté de fabrication, la structure en ailette rend la fabrication grille/grille arrière asymétrique applicable. Résultat : I_ON 58,8 μA/μm, I_OFF ~10⁻¹¹ μA/μm, SS_avg 18,2 mV/dec, SS_min 2,8 mV/dec. Avec capacitances grille (C_gg) et grille-drain (C_gd) relativement faibles, bonne performance analogique/RF. Fréquence de coupure f_T 5,04 GHz, produit gain-bande passante GBW 1,29 GHz.
Structure de l'article : "Structure et Méthode de Simulation" montre les méthodes TCAD, structure et paramètres DF-TFET, différences/avantages vs DL-TFET et TG-TFET. "Résultats et Discussion" traite mécanisme, caractéristiques, performance analogique/RF, comparaison performance, influence paramètres, paramètres RF typiques. Comparaisons caractéristiques électriques entre différents TFETs et DF-TFETs sous biais basse tension pour comprendre le potentiel en applications ultra-basse consommation.
Structure du Dispositif et Méthode de Simulation
La structure proposée DF-TFET est illustrée Fig. 1a. Pour améliorer la performance, jonction de tunnel linéaire appliquée au canal SiGe en ailette sans dopage par concept de plasma de charge [24, 25]. L'épaisseur du diélectrique de grille affecte significativement le courant de tunnel. Selon l'approximation WKB [26] (Eq. 1), la probabilité de tunnel dépend de la longueur d'écrantage effective (λ), masse effective porteur (m*), gap de bande (E_g), fenêtre d'énergie d'écrantage effective (ΔΦ). Réduire l'épaisseur du diélectrique ou utiliser un haut κ réduit λ et augmente ΔΦ, augmentant exponentiellement la probabilité de tunnel. Mais faible épaisseur et problèmes d'interface des hauts κ causent des problèmes de fiabilité. Ainsi, un diélectrique empilé 0,5 nm Al₂O₃ + 2,0 nm HfO₂ assure bonne qualité d'interface [27-29], réduisant fuites et améliorant fiabilité.
L'électrode source est au sommet de l'ailette, et adjacente à un côté servant de "grille arrière" à biais nul. En utilisant grille et source avec fonctions de travail différentes, une jonction de tunnel linéaire se forme dans le canal SiGe en ailette sans dopage par plasma de charge. La direction tunnel interbandes (BTBT) est perpendiculaire à la surface canal/grille, augmentant I_ON par amélioration de la surface effective de jonction. Ratio commutation élevé (I_ON/I_OFF) grâce à grand I_ON et petit I_OFF de la jonction linéaire. La structure en ailette réduit remarquablement l'emprise vs TFET planaire à tunnel linéaire [30, 31]. Fig. 1b montre un flux de fabrication disponible. Tableau 1 : paramètres principaux. Sans difficulté de jonction p-n abrupte raide et uniforme, bonne performance et robustesse atteintes.
Pour comprendre différences/avantages DF-TFET vs DL-TFET vs TG-TFET, Fig. 2 montre leurs structures. L-TFET et TG-TFET avec jonction linéaire visent I_ON élevé. Mais performance réelle L-TFET pas aussi haute qu'attendu [18, 19]. Raison principale : difficulté de former jonction p-n abrupte raide, uniforme, interface parfaite. TG-TFET améliore I_ON mais face encore à cette difficulté. Pour performance désirable, jonction abrupte quelques nm nécessaire, difficile à réaliser. DL-TFET évite ce problème par canal sans dopage, meilleure qualité interface près jonction. Mais vs TFETs tunnel linéaire [16-21] avec jonctions p-n abruptes, I_ON DL-TFET relativement bas [22, 23]. Pour amélioration, DF-TFET proposé et étudié.
Simulation DF-TFET dans Silvaco Atlas TCAD. Modèle BTBT non-local introduit pour variation spatiale bande d'énergie, améliorant précision tunnel BTBT. Modèle mobilité Lombardi pour mobilité canal précise. Modèle rétrécissement gap pour contacts ohmiques lourdement dopés. Modèle recombinaison Shockley-Read-Hall considéré.
Résultats et Discussion
Mécanisme et Comparaison DF-TFET, DL-TFET, TG-TFET
Fig. 3a : caractéristiques de transfert comparées. Grâce à la jonction tunnel linéaire dans canal SiGe en ailette, DF-TFET atteint I_ON 58,8 μA/μm, ratio commutation >12 ordres, sans effet ambipolaire évident. SS_min 2,8 mV/dec, SS_avg 18,2 mV/dec. Amélioration évidente I_ON vs DL-TFET (plus d'un ordre à V_DS=V_GS=1V) et SS vs TG-TFET. Fig. 3b : condition bande d'énergie DF-TFET, formation fenêtre tunnel dans canal en ailette.
Distribution quantités physiques importantes (Fig. 4) : (a) potentiel, (b) taux tunnel électronique, (c) densité courant totale, (d) taux recombinaison (état passant). Fig. 4a : gradient potentiel clair perpendiculaire à interface grille/canal → grande différence potentielle dans canal en ailette → modulation concentration électrons/trous des deux côtés → courbure bande d'énergie raide → jonction tunnel linéaire parallèle à interface grille/canal. Fig. 4b : pic taux tunnel e- uniformément distribué près interface grille/canal, parallèle à surface → jonction tunnel linéaire parallèle. Fig. 4c : chemin courant : électrons bande de valence côté grille arrière/canal tunnellent vers bande conduction côté grille/canal, puis sous V_GS et V_DS se déplacent le long canal vers drain. Fig. 4d : taux recombinaison, bande violette dans canal SiGe = localisation jonction tunnel.
Caractéristiques DC avec Différents Paramètres et Performance Analogique/RF
Fig. 5a, b : caractéristiques entrée/sortie sous différents biais. Augmentation V_DS peu d'effet sur SS, mais I_ON croît linéairement 0,2→1,2 V (V_GS=1,0 V). Fig. 5c : f_T et GBW calculés Eqs. (2), (3). f_T = 5,04 GHz, GBW = 1,29 GHz.
Fig. 6a : effet fonction travail grille (φ_Gate) et drain (φ_Drain). Fonction travail croissante → courbe transfert décalée vers positif. φ 3,7→4,2 eV : V_th linéaire 0→0,5 V, I_ON linéaire 93,4→18,6 μA/μm. Permet ajustement V_th pour différentes applications. Fig. 6b : effet ratio composition X de Si₁₋ₓGeₓ. Augmentation Ge → diminution gap énergie → augmentation fenêtre tunnel (inset Fig. 6b) → I_ON augmente, courbe décalée vers négatif. Mais X > 0,7 : peu de changement courbe et I_ON (structure bande canal insensible à X > 0,7). Fig. 6c, d : effet longueur grille (W_g) et épaisseur canal (H_c). Inset 6c : dimensions canal sous différents W_g. Fig. 6d : I_ON diminue si H_c trop petit ou trop grand → H_c optimal bénéficie performance.
Tableau 2 : comparaison performance différents TFETs vs DF-TFET. vs TFETs jonction p-n lourdement dopée traditionnelle [6, 20, 32-35] : avantages évidents SS et ratio commutation (dopage électrostatique). vs autres TFETs sans dopage [22, 23, 36, 37] : avantages évidents I_ON (taux tunnel amélioré par jonction linéaire et SiGe). Combinant avantages jonction p-n tunnel et jonction tunnel sans dopage, DF-TFET fournit courant fonctionnement élevé et consommation statique faible pour applications ultra-basse consommation.
Conclusion
Dans ce travail, un nouveau DF-TFET est proposé et ses caractéristiques électriques analysées par simulation. Structure, mécanisme physique, performance paramètres variables, performance analogique/RF discutés. Grâce au canal en ailette sans dopage, diélectrique grille empilé, matériau SiGe, jonction tunnel linéaire haute efficacité : bonne performance commutation et analogique/RF. En évitant formation jonction p-n abrupte en fabrication, dopage uniforme haute consistance et haute robustesse fluctuations processus atteintes. Résultats : I_ON 58,8 μA/μm, ratio 12 ordres, pas d'effet ambipolaire, SS_min 2,8 mV/dec, f_T 5,04 GHz. Avec grand courant, haut ratio, SS abrupt, bonne fiabilité, fabrication stable et bonne manufacturabilité, candidat prometteur pour futurs CI basse consommation et capteurs sensibles.
Nanomatériaux
- PUFrt : première IP PUF à effet tunnel quantique pour une sécurité IoT d'une stabilité inégalée
- Optimiser le soudage automatisé : stratégies éprouvées pour performance et fiabilité maximales
- Dispositifs médicaux portables haute performance par Hochuen Medical – Précision, conformité et soins transformateurs
- Dégradation photocatalytique améliorée du Rhodamine B sous lumière visible par nanocomposites Bi₄Ti₃O₁₂/Ag₃PO₄
- Optimisation du catalyseur anodique PdAu/VGCNF pour améliorer les performances des piles à combustible au glycérol
- Endurance améliorée des RRAM à base de HfO₂ par traitement de nitruration
- Hétérostructures cœur-coquille ZnO@NiO à haute efficacité pour la photocatalyse UV de colorants organiques
- Laser nanofil hybride GaAs/AlGaAs dans des cavités en V en argent pour guides d'ondes plasmoniques avancés
- Guide Mis à Jour : 6 Améliorations Majeures de Protocase Designer Version 4.6