nMOSFETs au germanium à haute mobilité avec diélectrique de grille ZrO₂

Résumé

Des nMOSFETs au germanium à haute mobilité avec diélectrique de grille ZrO₂ sont démontrés et comparés selon différentes propriétés interfaciales : traitement ozone (O₃), post-traitement O₃, et sans traitement O₃. Avec traitement O₃, les nMOSFETs Ge/ZrO₂ (EOT 0,83 nm) atteignent une mobilité électronique effective de pic (μ_eff) de 682 cm²/V·s, supérieure à la mobilité universelle du Si à densité de charge d'inversion moyenne (Q_inv). Le post-traitement O₃ avec couche interfaciale Al₂O₃ fournit une μ_eff dramatiquement améliorée, atteignant ~50 % d'amélioration par rapport à la mobilité Si à Q_inv moyen de 5 × 10¹² cm⁻². Ces résultats indiquent le potentiel d'utilisation du diélectrique ZrO₂ dans les nMOSFETs Ge haute performance.

Contexte

Le germanium (Ge) présente des avantages de mobilité de porteurs plus élevée et température de traitement plus basse que le Si, le rendant alternatif pour les dispositifs CMOS ultrascalés et transistors à film mince (TFT) comme couche supérieure dans les circuits intégrés 3D. Ces dernières années, de grands efforts ont porté sur la passivation de surface, le diélectrique de grille et l'ingénierie de canal pour les pMOSFETs Ge, améliorant significativement leurs performances électriques.

Mais pour les nMOSFETs Ge, la faible mobilité effective des porteurs (μ_eff) causée par une mauvaise couche interfaciale de la grille limite fortement les performances. Diverses techniques de passivation (passivation Si, post-oxydation plasma, passivation InAlP) et plusieurs diélectriques high-κ (HfO₂, ZrO₂, Y₂O₃, La₂O₃) ont été explorés pour booster μ_eff des électrons. Il a été démontré que le ZrO₂ intégré au canal Ge fournit une interface robuste car une couche interfaciale GeO₂ peut réagir et s'intermélanger avec le ZrO₂. Une μ_eff de trous décente a été rapportée pour les pMOSFETs Ge, mais il reste beaucoup de place pour améliorer μ_eff des électrons.

Dans ce travail, des nMOSFETs Ge avec diélectrique ZrO₂ sont fabriqués pour obtenir une μ_eff améliorée sur le Si sur toute la gamme de Q_inv. Les transistors Ge obtiennent 50 % d'amélioration de μ_eff électronique par rapport à la mobilité universelle Si à Q_inv moyen de 5,0 × 10¹² cm⁻².

Expérimental

Les étapes clés de fabrication des nMOSFETs Ge sur wafers p-Ge(001) 4 pouces (résistivité 0,136–0,182 Ω·cm) sont montrées Fig. 1a. Les régions source/drain (S/D) ont été implantées en phosphore (dose 1 × 10¹⁵ cm⁻², énergie 30 keV) suivies d'un recuit d'activation à 600 °C. Après nettoyage pré-grille, les wafers Ge ont été chargés dans une chambre de dépôt par couches atomiques (ALD) pour former la/les couche(s) diélectrique(s) de grille : Al₂O₃/oxydation O₃/ZrO₂, ZrO₂, ou oxydation O₃/ZrO₂ pour wafers A, B, C respectivement. Pour wafer A, 0,9 nm Al₂O₃ protégeait la surface du canal pendant l'oxydation O₃. L'oxydation O₃ à 300 °C pendant 15 min pour wafers A et C. Pour tous, épaisseur ZrO₂ ~3,3 nm. Ensuite, TiN (100 nm) métal de grille déposé par pulvérisation réactive physique, lithographie et gravure ionique réactive pour former l'électrode de grille. Puis, couche Ni 25 nm déposée sur régions S/D. Enfin, recuit post-métallisation (PMA) à 350 °C pendant 30 s pour former le germanide de Ni et améliorer la qualité d'interface. Schéma et images microscope du transistor fabriqué Fig. 1b, c.

Fig. 2a, b : images MET haute résolution (HRTEM) des stacks de grille sur wafers A et B. Épaisseur unifiée couche interfaciale Al₂O₃/GeOₓ pour wafer A ~1,2 nm (GeOₓ 0,2–0,3 nm). Pour wafer B, une couche interfaciale GeOₓ ultramince démontrée expérimentalement.

Résultats et Discussion

Capacité (C) et courant de fuite (J) mesurés pour condensateurs MOS Ge sur wafers A, B, C (Fig. 3a, b). EOT extraits : 1,79 nm (A), 0,59 nm (B), 0,83 nm (C). En supposant que GeOₓ apporte ~0,25 nm EOT supplémentaire pour A et C (comparaison B vs C), les 3,3 nm ZrO₂ contribuent ~0,6 nm EOT avec κ ~21,8, cohérent avec ZrO₂ amorphe rapporté. Ces résultats confirment que l'épaisseur GeOₓ sur wafer B est négligeable.

La couche interfaciale GeOₓ/Al₂O₃ (wafer A) et GeOₓ (wafer C) produisent EOT ~1,2 nm et ~0,25 nm. L'EOT peut être réduit en diminuant l'épaisseur IL ou améliorant la qualité d'interface, et en augmentant la permittivité du ZrO₂ par passivation de surface (ex: plasma NH₃/H₂). Fig. 3c compare J vs EOT pour les nMOSFETs Ge de ce travail vs autres dispositifs Ge rapportés. Les résultats sont cohérents avec les MOS Ge à EOT ultra-mince suivant les mêmes tendances, indiquant que la différence de courant de fuite (Fig. 3b) est principalement due à la différence d'EOT.

Fig. 4a : courbes I_D et I_S vs V_GS des nMOSFETs Ge wafers A, B, C (L_G = 4 µm, W = 100 µm). Le swing de sous-seuil (SS) ponctuel en fonction de I_D (Fig. 4b) montre que le transistor wafer A a un plancher de fuite I_D et SS dégradés vs wafers B et C. Outre l'augmentation d'EOT sur wafer A augmentant le SS, cela s'explique partiellement par une densité de pièges d'interface (D_it) plus élevée dans le gap du canal Ge pour le dispositif avec couche Al₂O₃ insérée. Fig. 4c : caractéristiques de sortie I_D–V_D pour diverses surtensions de grille |V_G–V_TH| montrant que le transistor Ge wafer A atteint un courant de passage significativement amélioré vs wafers B et C. V_TH défini comme V_GS pour I_D = 10⁻⁷ A/µm. Conditions identiques pour S/D → le I_DS boosté pour wafer A indique une μ_eff plus élevée. La couche Al₂O₃ n'a pas dégradé la performance D_it près de la bande de conduction du canal Ge.

Fig. 5a : résistance totale R_tot vs L_G pour nMOSFETs Ge/ZrO₂ (L_G 2–10 µm). R_tot extraites à surtension 0,6 V et V_D 0,05 V. R_SD extrait ~13,5 kΩ·µm (lignes ajustées intersection axe y). R_SD similaire cohérent avec processus PMA et S/D identiques. R_CH obtenu par pente des lignes ajustées (ΔR_tot/ΔL_G), utilisé pour calculer μ_eff. Densités de pièges d'interface (D_it) extraites par méthode de Hill : 3,7, 3,2, 2,3 × 10¹² eV⁻¹cm⁻² pour wafers A, B, C. Ces valeurs correspondent au D_it mid-gap. Le dispositif avec Al₂O₃ IL (wafer A) a D_it mid-gap plus élevé vs B et C, cohérent avec Figs. 3a et 4a, causant une capacitance de déplétion plus dispersée et un courant de fuite I_DS plus élevé. Note : wafer A devrait avoir D_it plus bas près de la bande de conduction grâce à sa μ_eff plus élevée.

μ_eff calculée par μ_eff = 1/[W·Q_inv·(ΔR_tot/ΔL_G)]. Q_inv obtenu en intégrant C_inv–V_G mesuré. Fig. 5b : μ_eff vs Q_inv pour wafers A, B, C comparés aux résultats publiés pour Ge non contraint. μ_eff de pic : 795 (A), 682 (C), 433 (B) cm²/V·s. Les nMOSFETs Ge avec Al₂O₃ IL atteignent μ_eff significativement améliorée vs transistors wafers B, C, travaux antérieurs [18, 22–25] à champ élevé, et mobilité universelle Si sur toute la gamme Q_inv. À Q_inv = 5 × 10¹² cm⁻², 50 % d'amélioration μ_eff vs mobilité Si. Cela démontre qu'en protégeant la surface du canal pour prévenir l'intermélange ZrO₂/GeOₓ par Al₂O₃, une interface haute qualité grille/Ge est réalisée, boostant la mobilité (aussi rapporté pour MOS Ge à EOT ultra-mince). μ_eff wafer C > mobilité Si à Q_inv = 2,5 × 10¹² cm⁻², mais décroît rapidement à Q_inv élevé. L'oxydation O₃ avant dépôt ZrO₂ améliore la qualité interfaciale dans une certaine mesure, mais ne suffit pas à aplanir la surface pour supprimer efficacement la diffusion par rugosité de surface à Q_inv élevé à cause de l'intermélange ZrO₂/GeOₓ (génération de lacunes d'oxygène augmentant la rugosité d'ordre court). Optimiser l'oxydation O₃ ou réduire l'épaisseur Al₂O₃ peut permettre EOT réduit tout en maintenant μ_eff élevée à Q_inv élevé.

Conclusions

Les impacts de la structure et morphologie du diélectrique de grille sur les caractéristiques électriques des nMOSFETs Ge sont étudiés. Un diélectrique Al₂O₃/ZrO₂ fournit une μ_eff significativement améliorée vs mobilité universelle Si. μ_eff peut être améliorée en insérant une couche Al₂O₃ entre ZrO₂ et canal Ge, ce qui augmente cependant inévitablement l'EOT. Les nMOSFETs Ge sans Al₂O₃ avec oxydation O₃ de la surface Ge avant dépôt ZrO₂ atteignent μ_eff de pic 682 cm²/V·s, supérieure au Si à Q_inv similaire.