Réseau de détecteurs CMOS FinFET 16 nm avancé pour l'imagerie in-situ de faisceau d'électrons en temps réel

Résumé

Une nouvelle solution d'imagerie in situ et un réseau de détecteurs pour le faisceau d'électrons focalisé (faisceau e-) sont proposés et démontrés pour la première fois. Le réseau de détecteurs de faisceau e- in-tool, sur wafer, proposé présente une compatibilité totale avec la logique CMOS FinFET, une structure de pixel compacte 2T, une réponse rapide, une haute responsivité et une large plage dynamique. Le motif d'imagerie et les résultats de détection du faisceau e- peuvent être stockés dans le nœud de détection/stockage sans alimentation externe, permettant une lecture électrique hors-ligne, qui peut être utilisée pour fournir rapidement un retour d'information opportun des paramètres clés du faisceau e- sur les wafers projetés, incluant le dosage, l'énergie d'accélération et les distributions d'intensité.

Introduction

Le faisceau d'électrons focalisé (faisceau e-) peut être utilisé dans diverses applications, un exemple spécial est dans les accélérateurs et lasers à électrons libres (FEL) qui nécessitent la participation du faisceau e- [1, 2]. D'autre part, le faisceau e- joue un rôle important dans le processus de fabrication des semi-conducteurs ; des rapports antérieurs ont proposé le traitement par faisceau e- pour la modification d'interface de l'interconnexion damascène, la performance électrique du cuivre et du diélectrique low-κ peut être améliorée sans endommager leur qualité de film ou constante diélectrique [3]. De plus, il est prouvé que certains types de photorésist EUV peuvent être fabriqués sous exposition au faisceau e- sans agents chimiques [4]. Par ailleurs, la technologie de faisceau e- a été développée pour écrire des motifs sur le wafer directement [5], créant des transistors [6, 7], des structures polymères [8], des nanofils [9], et d'autres nanostructures [10]. En outre, la fabrication de photomasques utilisant le faisceau e- est devenue l'une des méthodes les plus courantes pour les technologies CMOS nanométriques [11-14]. Cependant, toutes les applications ci-dessus peuvent échouer si le faisceau e- ne peut pas être contrôlé précisément, assurant que l'énergie d'accélération, le dosage et l'uniformité du faisceau e- sont constants.

Pour surveiller davantage l'énergie d'accélération et le dosage du faisceau e- à l'intérieur de la chambre de traitement, un détecteur de faisceau e- in-tool, sur wafer, est nécessaire. Une étude précédente sur détecteur de faisceau e- utilisant un thermocouple à film mince [15] ne peut pas mesurer directement la distribution d'électrons à haute énergie et manque de sensibilité en raison de la limitation du thermocouple lui-même. Il existe aussi des méthodes de détection optique utilisant des fibres [16] et d'autres dispositifs comme la cellule de Pockels [17]. D'autre part, la plaque à microcanaux (MCP) est couramment utilisée pour la détection de particule unique et de rayonnement [18, 19] ; avec une conception instrumentale appropriée et des paramètres bien ajustés, les résultats de détection de faisceau e- utilisant des méthodes optiques et MCP peuvent être assez satisfaisants. Pourtant, c'est un défi pour eux d'être intégrés dans une petite puce, ce qui les rend pas les meilleurs candidats pour la détection de faisceau e- in-tool, sur wafer. Les méthodes conventionnelles de capteur d'image CMOS (CIS) employant un capteur à pixels actifs (APS) peuvent être utiles [20, 21], car les électrons peuvent être collectés directement, et le bruit peut être réduit par un schéma de lecture soigneusement conçu, menant à un rapport signal/bruit (SNR) plus élevé ; cependant, une alimentation externe pour piloter la puce APS conventionnelle est requise pendant la détection, réduisant sa faisabilité et augmentant la complexité de la conception de la chambre de faisceau e-.

Dans cette étude, une approche in-tool, sur wafer, pour la détection de faisceau e- sans alimentation externe est proposée et vérifiée. Le détecteur/enregistreur de faisceau e- proposé adopte une grille flottante comme nœud de détection qui est compatible au processus logique CMOS FinFET 16 nm, offrant une capacité de stockage des résultats de détection, un pixel compact 2-transistors (2T), une réponse rapide, une large plage dynamique et une haute responsivité. Après l'exposition in-line au rayonnement de faisceau e-, les caractéristiques clés du dosage d'électrons et de l'énergie d'accélération peuvent alors être extraites facilement et rapidement par mesure électrique courant-tension (IV) hors-ligne, telle que le test d'acceptation de wafer (WAT) et d'autres procédures de lecture non destructives.

Structure de pixel et méthodologie

La configuration expérimentale et le principe opérationnel de base de l'enregistreur de faisceau e- in-tool proposé sont décrits en Fig. 1. Pendant l'exposition au faisceau e-, le détecteur sur wafer proposé sera d'abord placé à l'intérieur de la chambre de faisceau e- comme illustré en Fig. 1a, collectant les électrons à haute énergie injectés par la structure de grille flottante. Lorsque des électrons à haute énergie entrent en collision avec les couches métalliques et diélectriques au-dessus, l'énergie des électrons correspondants diminue par conséquent. Selon l'énergie d'accélération des électrons injectés, une partie d'entre eux atteindra et restera sur les grilles flottantes, qui stockeront alors le niveau détecté après l'exposition. Par conséquent, sans alimentation pour la puce de détection, les niveaux de faisceau e- projetés à chaque site seront stockés dans le pixel 2T unique dont le schéma est en Fig. 1b. Après l'exposition in-line au faisceau e-, le dosage et l'énergie d'accélération correspondants peuvent être lus par mesure électrique courant-tension (IV) hors-ligne, comme montré par les données de mesure en Fig. 1c, qui peuvent être utilisées pour reconstruire l'imagerie, le motif et la distribution d'intensité in situ du faisceau e- projeté. Pour les réseaux de détecteurs au niveau puce, la lecture d'image peut être grandement améliorée si un circuit périphérique de lecture parallèle est incorporé, dont le temps de lecture est attendu dans la gamme des ms. De plus, le réseau de détecteurs peut être rafraîchi pour la prochaine détection de faisceau e- après l'étape d'initialisation en quelques secondes.

La structure tridimensionnelle du détecteur de faisceau e- proposé avec un pixel 2T compact est en Fig. 2a, consistant en des transistors à canal p fabriqués par des technologies CMOS FinFET 16 nm pures, incluant un transistor de sélection de rangée (RS) qui peut être utilisé pour contrôler la lecture séquentielle ; et l'autre est un transistor à grille flottante (FG) pour stocker les résultats de détection. La structure de pixel compacte unique et le nœud de stockage/détection FG dans le pixel peuvent être observés clairement par les images de microscopie électronique à transmission (TEM) le long de la ligne de bit (BL) et le layout correspondant comme montré en Fig. 2b et c, respectivement. Le pas de pixel du pixel 2T proposé peut être réduit à 0,7 μm, permettant une haute résolution spatiale de l'imagerie et détection de faisceau e-.

Pendant l'injection, l'émission d'électrons secondaires (SE) et d'électrons rétrodiffusés (BSE) se produira. Les SE sont les électrons éjectés du matériau cible en raison de la diffusion inélastique de la surface, tandis que les BSE sont les électrons du faisceau primaire qui ont injecté le matériau cible et ont ensuite été diffusés élastiquement à de grands angles [22]. Par conséquent, une charge positive pourrait être introduite au pixel exposé par l'effet ci-dessus, ces charges positives pourraient se recombiner avec la charge négative stockée. Généralement, le potentiel net du nœud de stockage est négatif dans cette étude, car le coefficient d'émission SE, défini comme le rapport entre le courant SE et le courant d'électrons primaires, de la plupart des types de métal est inférieur à 1 pour une énergie supérieure à 5 keV [23]. Donc, les charges positives et négatives peuvent être stockées dans l'unité de pixel, et les deux se reflèteront sur le courant de lecture.

Résultats expérimentaux et discussion

La trajectoire du faisceau e- injecté peut être estimée par les résultats de simulation Monte-Carlo [24], comme les données en Fig. 3a l'indiquent, le faisceau e- est attendu pour voyager plus profondément avec une énergie d'accélération plus élevée ; par conséquent, l'efficacité de collecte ainsi que le nombre d'électrons pénétrant vers le détecteur proposé à travers la surface du wafer augmenteront pour les électrons à haute énergie (entre 0 et 30 keV) comme le suggèrent les données de simulation en Fig. 3b. Quant à l'énergie du faisceau e- supérieure à 30 keV, la plupart des électrons pénétreront jusqu'au substrat de silicium, diminuant l'efficacité de collecte FG. L'efficacité de collecte (η) est définie comme suit :

$$\eta =\frac{{Q}_{FG}}{{Q}_{total}},$$ (1)

où \({Q}_{FG}\) représente la charge collectée et stockée dans la FG, et \({Q}_{total}\) représente le total des électrons injectés du faisceau e- appliqué.

Selon les résultats de simulation en Fig. 3, le faisceau e- est attendu pour pénétrer et voyager sur une distance de quelques microns, et la vitesse de l'électron avant injection peut atteindre 6 cm/ns à une énergie de 10 keV [25], le temps de réponse est estimé au niveau μsec [26], permettant des réponses aux faisceaux e- à balayage rapide.

Avant l'exposition in-chambre au faisceau e-, la charge FG (Q_FG) induite par les étapes du processus de fabrication des semi-conducteurs [27, 28] doit être éliminée. Ici, une étape d'initialisation par cuisson des puces de détecteur à 250 degrés Celsius est conduite, comme les données de mesure le corroborent en Fig. 4a, la distribution de courant BL se resserre car la charge placée aléatoirement est éliminée. Le courant de lecture BL global devient inférieur à 0,1 pA après initialisation, comme arrangé en Fig. 4b, suggérant que la charge FG peut être efficacement vidée.

La distribution du courant BL des pixels dans leurs états initialisés et celle après l'augmentation du rayonnement de faisceau e- à une énergie fixe de 30 keV est démontrée en Fig. 5. Les données de mesure indiquent que le courant BL augmentera avec un dosage de faisceau e- plus grand. Les électrons injectés collectés par le détecteur chargeront la FG à un certain niveau de biais négatif, ce qui allumera progressivement les transistors FG à canal p, résultant en des courants de lecture BL plus grands. De plus, les données mesurées impliquent qu'il reste encore de la place dans la gamme de plusieurs ordres de grandeur avant que le courant BL n'atteigne la saturation, le rendant approprié pour la détection à large plage dynamique.

Comme les données de mesure en Fig. 6 le révèlent, le décalage du courant de lecture BL est positivement corrélé avec l'énergie d'accélération du faisceau e- appliqué, ce qui est attendu selon les résultats de simulation en Fig. 3, validant que le détecteur proposé peut refléter précisément les caractéristiques du dosage et de l'énergie d'accélération du faisceau e- injecté. Avec une haute résolution spatiale de 700 nm en pas sur le plan de détection, ce détecteur peut aussi démontrer un niveau minimal de dosage de détection de faisceau e- de 24 μC/cm² à 5 keV.

Les images bidimensionnelles sur les réseaux de test 8 × 8 sont démontrées en Fig. 7, après exposition au faisceau e- 30 keV avec des dosages de 0,2 μC/cm², 0,6 μC/cm² et 1 μC/cm² comparés.

Le détecteur de faisceau e- proposé ne présente pas seulement une réponse linéaire et élevée au dosage et à l'énergie d'accélération, la capacité de stockage de données dans le pixel est l'une de ses propriétés uniques. Comme les données démontrées en Fig. 8, le décalage de courant BL induit par l'exposition au faisceau e- peut rester relativement stable à 85 degrés Celsius pendant des jours ; par conséquent, les résultats de détection de faisceau e- peuvent rester dans le nœud de stockage sans alimentation externe, permettant la lecture électrique hors-ligne consécutive par des systèmes de mesure automatiques.

L'expérience conduite en Fig. 9 implique qu'il y aura une légère diminution de l'efficacité de collecte du détecteur de faisceau e- proposé quand le pixel voisin est déjà chargé. En raison du potentiel négatif des pixels adjacents, les électrons subissent une force répulsive pendant l'injection ; par conséquent, les motifs et la conception du réseau doivent être considérés pour réduire un tel effet d'interface de motif.

Conclusions

Dans ce travail, un réseau de détecteurs de faisceau e- in-tool, sur wafer, présentant une compatibilité logique FinFET CMOS, une large plage dynamique et une haute responsivité est présenté. La structure de pixel 2T unique et compacte peut améliorer la résolution spatiale avec un pas de pixel sub-micron. L'imagerie et les résultats de détection du faisceau e- projeté peuvent être stockés de manière non-volatile sans alimentation externe dans le nœud de détection/stockage du détecteur de faisceau e- novateur proposé, permettant la lecture électrique hors-ligne. Finalement, le réseau de détecteurs de faisceau e- proposé est considéré comme une solution prometteuse pour améliorer la stabilité des futurs systèmes et processus de lithographie par faisceau e-.