Voir la série RTOS Revealed Cet article continue lexamen des sémaphores. Services utilitaires des sémaphores Nucleus RTOS offre quatre appels API qui fournissent des utilitaires essentiels pour la gestion des sémaphores : réinitialiser un sémaphore, récupérer des informations détaillées, compter le

Voir la série RTOS Revealed Les boîtes aux lettres ont été introduites dans un article précédent comme lun des mécanismes de communication inter-tâches les plus simples dans Nucleus SE — juste après les signaux. Elles offrent un moyen peu coûteux et hautement flexible de transférer des données simpl

Depuis ses débuts en 2011, larchitecture ARMv8 est devenue ubiquitaire dans les appareils mobiles. Les prévisions du PDG dARM Limited projetaient que les processeurs ARMv8 captureraient jusquà 25 % du marché mondial dici 2020. Naturellement, le support logiciel a suivi, évoluant en héritant les fonc

Note de léditeur : Max recherche activement des suggestions de calculateurs et solveurs électroniques pour enrichir la boîte à outils dEEWeb. Dites-nous quels outils selon vous méritent une place sur notre liste sélectionnée. Parfois, une étincelle dinspiration illumine la journée — la révélation da

En tant que personne ayant à la fois lancé et soutenu une gamme de projets de financement participatif, je reçois fréquemment des demandes de créateurs cherchant à rationaliser leurs prototypes. Un tel message est venu de Forrest Bao, qui a annoncé un projet open-source promettant déliminer le besoi

Alors que les convertisseurs analogique-numérique (ADC) haute vitesse ont augmenté en taux déchantillonnage, le problème des erreurs de code — aussi appelées codes étincelles (sparkle codes) — dans les données de sortie de lADC sest accru. Une erreur de code est définie comme une erreur dans le code

Dans mon article précédent, « Fondamentaux des modes basse consommation Arm Cortex-M », jai décrit les états de base basse consommation disponibles sur chaque processeur Cortex-M et comment utiliser les instructions WFI et WFE pour entrer en sommeil. La question logique suivante est : comment ces mo

La puissance est le principal facteur de coût dans la conception de semiconducteurs. Une puce qui consomme plus dénergie nécessite des batteries plus grosses et coûteuses pour les appareils portables, des solutions de refroidissement de gamme supérieure, et des systèmes de distribution dénergie plus

Lélectronique daujourdhui exige des boîtiers compacts, basse consommation, intégrant traitement de signal, capteurs, imagerie et gestion dénergie — le tout dans des dimensions de plus en plus serrées et parfois sur substrats flexibles. Ces exigences mettent au défi les PCB rigides traditionnels, pou

Depuis laube de la conception électronique, les bogues sont inévitables, et le débogage est la discipline essentielle pour lutter contre les fautes et erreurs, déterminer laquelle prévaudra — et avec quelle rigueur. La technologie de débogage a évolué aussi fascinamment que les conceptions quelle su

Dans les conceptions VLSI modernes, un mécanisme de réinitialisation fiable est essentiel pour établir un état de démarrage connu. Cet article examine les défis de coordination entre réinitialisations asynchrones et horloges synchrones, et présente des stratégies éprouvées pour les environnements AS

Introduction Les réinitialisations asynchrones sont la première ligne de défense dans les circuits VLSI, assurant que toute la logique synchrone démarre dun état connu après la mise sous tension. Lorsque la libération du signal de réinitialisation nest pas soigneusement coordonnée avec les domaines

Il existe une vaste gamme de systèmes dexploitation temps réel (RTOS) en ligne (voir une liste sélectionnée ici). Malheureusement, beaucoup de ces projets sont maintenant abandonnés ou plus maintenus. Parmi ceux qui restent actifs, la plupart ciblent un seul microcontrôleur ou une famille restreinte

Récemment, Brian Bailey a réuni une table ronde qui a abouti à larticle en deux parties Supporting CPUs + FPGAs. Les experts ont débattu de la réalité émergente des systèmes fusionnant FPGA et CPU, soulignant comment de nouveaux flux de conception permettent aux développeurs logiciels damener les pl

Depuis plus dune décennie, je suis lévolution dAchronix — des tissus FPGA asynchrones pionniers aux solutions embarquées daujourdhui qui offrent des performances rivalisant avec un dispositif synchrone à 2 GHz, mais avec une gamme dapplications bien plus large. En 2013, Achronix a lancé la famille S

Les hearables et écouteurs stéréo véritablement sans fil gagnent rapidement du terrain, pourtant leur plein potentiel reste largement inexploité. Ces dispositifs compacts promettent de redéfinir notre interaction avec lenvironnement — offrant une audition augmentée, un plaisir accru et une sécurité

Note de léditeur : La conception PCB sans fil peut faire capoter les meilleurs plans si la ligne dalimentation RF nest pas correctement dimensionnée. Cet article, adapté de EEWeb, détaille comment le groupe Intégrité du Signal dArira Design a corrigé un guide dondes coplanaire mis à la terre (GCPW)

Ces dernières années, les percées en reconnaissance automatique de la parole (ASR) ont transformé la voix, dune curiosité en interface principale dinnombrables appareils. IEEE Spectrum a désigné 2017 comme « lannée de la reconnaissance vocale », et ZDNet a rapporté au CES que la voix est la prochain

Au cours de ma carrière, jai conçu de nombreuses solutions FPGA pour un large éventail dapplications. Malheureusement, jai aussi dû sauver plusieurs projets qui avaient dévié de leur trajectoire. Bien que chaque cas impliquait des applications et des équipes distinctes, un schéma récurrent est appar

La 5G — la cinquième génération de réseaux mobiles — passe rapidement du concept à la réalité. Bien que les déploiements initiaux aient commencé en 2020, les standards évoluent encore, et de nombreuses spécifications restent en flux. Mais que promet exactement la 5G ? LAlliance NGMN décrit plusieurs