Synopsys dévoile une suite IP HBM3 complète pour systèmes multi-dies, portant la bande passante à 921 Go/s

Synopsys a introduit la première pile IP HBM3 entièrement intégrée de l'industrie, englobant contrôleur, PHY, et IP de vérification adaptés pour les systèmes de package multi-dies 2.5D. Construite sur une fondation HBM2E silicon-proven, le contrôleur et le PHY HBM3 DesignWare tirent parti de l'expertise interposeur de Synopsys pour délivrer une haute bande passante mémoire – jusqu'à 921 Go/s – tout en maintenant une faible consommation d'énergie et un risque de conception minimal.

L'écosystème de vérification accompagnant inclut l'IP de vérification piloté par couverture, des modèles de mémoire HBM3 pré-construits pour l'émulation ZeBu, et le système de prototypage HAPS, rationalisant le chemin de l'IP à la validation SoC. Le compilateur 3DIC de Synopsys accélère encore le développement avec un flux d'exploration architecturale, d'implémentation, et d'analyse système-niveau entièrement intégré.

L'IP contrôleur HBM3 DesignWare offre des options de configuration polyvalentes, des fonctionnalités RAS avancées comme ECC, gestion de rafraîchissement, et parité, et est conçue pour minimiser la latence et sauvegarder l'intégrité des données à travers une large gamme d'applications HBM3.

Disponible en processus 5 nm, l'IP PHY HBM3 DesignWare supporte jusqu'à 7200 Mbps par broche, améliore l'efficacité énergétique, et fournit quatre états de mise à l'échelle de fréquence dynamique. Son array de micro-bumps optimisé et son support flexible de longueur de trace interposeur permettent aux concepteurs de positionner le PHY sans compromettre la performance.

L'IP de vérification Synopsys emploie une méthodologie de vérification universelle SystemVerilog native de nouvelle génération, permettant une intégration seamless dans les testbenches existants, une expansion rapide de la couverture de test, et un time-to-first-test accéléré. Les modèles de mémoire HBM3 prêts à l'emploi pour l'émulation ZeBu et la plateforme de prototypage HAPS habilitent davantage la validation RTL et logicielle à des niveaux de performance plus élevés.

« Synopsys continue de répondre aux besoins évolutifs de conception et vérification de SoCs data-intensifs avec des IP d'interface mémoire de haute qualité pour HBM3, DDR5, et LPDDR5 », dit John Koeter, Vice-Président Senior Marketing et Stratégie IP chez Synopsys. « Notre suite HBM3 IP et vérification complète laisse les concepteurs relever les demandes croissantes de bande passante, latence, et puissance tout en accélérant la fermeture de vérification – tout depuis un partenaire unique et de confiance. »

Le contrôleur DesignWare HBM3, le PHY, et l'IP de vérification, avec les modèles d'émulation ZeBu, le prototypage HAPS, et le compilateur 3DIC, sont maintenant disponibles. L'entreprise a reçu de forts endorsements de leaders de l'industrie.

Mark Montierth, VP et GM pour la Mémoire Haute Performance et Réseautage chez Micron, note : « L'HBM3 délivrera la bande passante mémoire essentielle pour la prochaine génération de calcul haute performance et systèmes IA. Notre partenariat avec Synopsys accélère le développement d'écosystème pour des produits HBM3 ultra-haute bande passante, énergétiquement efficaces, avec une performance sans précédent. »

Kwangil Park, SVP Planification Produit Mémoire chez Samsung Electronics, souligne les demandes de bande passante croissantes à travers l'IA, HPC, et graphiques. « En tant que premier fabricant mondial de puces mémoire, Samsung s'engage à supporter la préparation de l'écosystème et à faire avancer l'HBM pour répondre à ces besoins. Synopsys est un pionnier dans l'écosystème HBM et un partenaire valorisé. »

SK Hynix met en avant son investissement continu dans les technologies mémoire de prochaine génération, incluant les DRAMs HBM3, pour supporter les charges de travail IA et graphiques. L'entreprise collaborera avec Synopsys pour offrir des solutions HBM3 pleinement testées, interopérables, qui maximisent performance, capacité, et débit pour les clients partagés.

Yutaka Hayashi, VP de l'Unité Business Data Center & Networking chez Socionext, explique : « Notre collaboration avec Synopsys, tirant parti de l'IP HBM2E sur processus 5 nm et une plateforme de design multi-die full-system intégrée, s'étendra maintenant au nouvel IP DesignWare HBM3 et solutions de vérification. Cela permettra à nos clients d'atteindre une performance et capacité mémoire plus élevées dans les SoCs adoptant la spécification HBM3 à venir. »