Synopsys permet des conceptions multi-dies avec IP HBM3 et vérification

Synopsys a lancé ce qu'il dit être la première solution IP HBM3 complète de l'industrie, y compris le contrôleur, le PHY et l'IP de vérification pour les systèmes multi-dies 2.5D. La technologie HBM3 aide les concepteurs à répondre aux exigences essentielles en matière de bande passante élevée et de mémoire basse consommation pour les conceptions de systèmes sur puce (SoC) ciblant les applications de calcul, d'IA et graphiques hautes performances. Le contrôleur DesignWare HBM3 et l'IP PHY de Synopsys, construits sur l'IP HBM2E éprouvée sur silicium, tirent parti de l'expertise des interposeurs de Synopsys pour fournir une solution à faible risque qui permet une bande passante mémoire élevée jusqu'à 921 Go/s.

La solution de vérification Synopsys, y compris l'IP de vérification avec couverture et plans de vérification intégrés, les modèles de mémoire HBM3 prêts à l'emploi pour l'émulation ZeBu et le système de prototypage HAPS, accélère la vérification de l'IP HBM3 aux SoC. Pour accélérer le développement des conceptions de systèmes HBM3, la plate-forme de conception multi-dies du compilateur 3DIC de Synopsys fournit une solution d'exploration architecturale, de mise en œuvre et d'analyse au niveau du système entièrement intégrée.

Le contrôleur IP DesignWare HBM3 de Synopsys prend en charge une variété de systèmes basés sur HBM3 avec des options de configuration flexibles. Le contrôleur minimise la latence et optimise l'intégrité des données avec des fonctionnalités RAS avancées qui incluent le code de correction d'erreur, la gestion de l'actualisation et la parité.

L'IP PHY DesignWare HBM3 en processus de 5 nm, disponible en tant que PHY pré-durci ou configurable par le client, fonctionne jusqu'à 7 200 Mbps par broche, améliore considérablement l'efficacité énergétique et prend en charge jusqu'à quatre états de fonctionnement actifs permettant une mise à l'échelle dynamique de la fréquence. Le DesignWare HBM3 PHY utilise une matrice de micro-bosses optimisée pour aider à minimiser la zone. La prise en charge des longueurs de trace d'interposeur offre aux concepteurs plus de flexibilité dans le placement PHY sans affecter les performances.

Synopsys Verification IP pour HBM3 utilise l'architecture de méthodologie de vérification universelle native SystemVerilog de nouvelle génération pour faciliter l'intégration des environnements de vérification existants et exécuter un plus grand nombre de tests, accélérant ainsi le temps du premier test. Les modèles de mémoire HBM3 prêts à l'emploi pour l'émulation ZeBu et le système de prototypage HAPS permettent la vérification RTL et logicielle pour des niveaux de performances supérieurs.

John Koeter, vice-président senior du marketing et de la stratégie pour la propriété intellectuelle de Synopsys, a déclaré :« Synopsys continue de répondre aux exigences de conception et de vérification des SoC à forte intensité de données avec des solutions IP d'interface mémoire et de vérification de haute qualité pour les protocoles les plus avancés comme HBM3, DDR5 et LPDDR5. Les solutions complètes d'IP et de vérification HBM3 permettent aux concepteurs de répondre aux exigences croissantes en matière de bande passante, de latence et de puissance tout en accélérant la clôture de la vérification, le tout à partir d'un seul fournisseur de confiance. »

Synopsys a déclaré que le contrôleur DesignWare HBM3, le PHY et l'IP de vérification ainsi que le modèle de mémoire d'émulation ZeBu, le système de prototypage HAPS et le compilateur 3DIC sont maintenant disponibles. La société a fourni plusieurs recommandations de clients.

L'un d'entre eux était Mark Montierth, vice-président et directeur général de Micron pour la mémoire haute performance et la mise en réseau. Il a déclaré : « HBM3 fournira la bande passante mémoire essentielle pour permettre la prochaine génération de systèmes de calcul haute performance et d'intelligence artificielle. Notre collaboration avec Synopsys accélérera le développement de l'écosystème pour des produits HBM3 à ultra-haute bande passante et économes en énergie avec des performances sans précédent. »

Pendant ce temps, Kwangil Park, vice-président senior de la planification des produits de mémoire chez Samsung Electronics, a expliqué comment l'ère de l'informatique axée sur les données et l'évolution de l'IA, du HPC, des graphiques et d'autres applications ont augmenté de manière exponentielle les besoins en bande passante mémoire. Il a déclaré : « En tant que premier fabricant mondial de puces mémoire, Samsung se concentre continuellement sur la préparation de l'écosystème et le développement de HBM pour répondre aux besoins croissants de bande passante dans toutes les applications. Synopsys est un écosystème pionnier dans l'industrie HBM et un partenaire précieux. »

Chez SK Hynix, la société a déclaré qu'elle continuait d'investir dans le développement de technologies de mémoire de nouvelle génération, y compris les DRAM HBM3, pour répondre à la croissance exponentielle des charges de travail pour les applications d'IA et graphiques. La société a déclaré qu'elle travaillerait avec Synopsys pour fournir à ses clients communs des solutions HBM3 entièrement testées et interopérables qui peuvent maximiser les performances, la capacité et le débit de la mémoire.

Chez Socionext, Yutaka Hayashi, vice-président de l'unité commerciale centre de données et réseau, a déclaré :« Notre récente collaboration avec Synopsys, tirant parti de l'IP HBM2E de Synopsys sur le processus 5 nm et de la plate-forme de conception multi-matrices de système complet intégrée, s'étendra à incluent les nouvelles solutions IP et de vérification DesignWare HBM3. En conséquence, nos clients peuvent atteindre des performances et une capacité de mémoire plus élevées dans les SoC nécessitant la prochaine spécification HBM3. »