Performances analogiques/RF du transistor à effet de champ à tunnel double source T-Shape Gate

Contexte

La réduction d'échelle des transistors à effet de champ métal-oxyde-semiconducteur (MOSFET) apporte une amélioration significative de la consommation d'énergie des circuits intégrés (CI), des caractéristiques de commutation, de la fonction du circuit et de la densité des circuits intégrés [1, 2]. Mais la contradiction inconciliable entre la mise à l'échelle de la tension d'alimentation et la réduction des courants de fuite à l'état bloqué (I _OFF ) se traduira finalement par une consommation d'énergie élevée inacceptable [3]. Dans le même temps, la dégradation de la fiabilité causée par les effets de canal court (SCE) devient de plus en plus grave [4, 5]. Afin de résoudre ces problèmes, il est valable de réduire l'oscillation sous le seuil (SS) et la tension d'alimentation des dispositifs. Sur la base du mécanisme de tunneling bande à bande, les transistors à effet de champ tunnel (TFET) atteignent l'oscillation sous-seuil (SS) inférieure à 60 mV/dec et pourraient réduire efficacement la tension d'alimentation [6,7,8,9,10] . De plus, en raison de l'existence de la jonction tunnel près de la source, le TFET a généralement une petite capacité grille-source (C _gs ) [1, 11] ce qui est bénéfique pour les performances de fréquence de l'appareil.

Des études récentes montrent que le TFET semble être un candidat prometteur pour les futures applications basse consommation [12,13,14,15,16] et les applications analogiques/RF [17,18,19]. Cependant, en raison de la petite zone de tunneling efficace, le courant de tunneling limité devient un inconvénient inhérent au TFET P-I-N conventionnel, ce qui conduit à un faible courant de fonctionnement à l'état passant (I _ON ). Afin d'améliorer les performances du TFET, de nombreuses nouvelles structures ont été proposées ces dernières années [20,21,22,23,24,25]. Bénéficiant de la grille en retrait, le transistor à effet de champ tunnel en forme de L (LTFET) [23, 24] et le transistor à effet de champ tunnel en forme de U (UTFET) [25] ont été proposés pour obtenir un I _ON avec une structure d'appareil compacte. Cependant, il y a encore beaucoup de place pour l'amélioration en LTFET et UTFET et doit consacrer plus d'efforts pour étudier les performances analogiques/RF de ces appareils.

Dans cet article, un transistor à effet de champ tunnel à double source (TGTFET) à grille en forme de T à double source est proposé et étudié par simulation TCAD. Le TGTFET conçu peut doubler la zone de jonction à effet tunnel par rapport aux LTFET et UTFET. Le chevauchement de porte introduit par la porte en forme de T conçue peut améliorer le taux de tunneling de bande à bande (taux BBT). Les résultats de la simulation montrent que le TGTFET proposé obtient un I plus élevé _ON (8,1 × 10 ^− 5 A/μm à V _d = 1 V) que le LTFET et l'UTFET dans la même condition. Les deux SS_min (à V _g = 0,1 V) et le SS_moy (0~0,5 V V _g ) du TGTFET sont inférieurs à 60 mV/déc (respectivement 24,4 mV/déc et 51,5 mV/déc). Le TGTFET obtient une meilleure caractéristique d'entrée/sortie (g _m = 232 μS/μm, g _ds = 214 μS/μm) que l'UTFET et le LTFET. De plus, les caractéristiques de capacité de TGTFET, UTFET et LTFET sont discutées en détail. Enfin, TGTFET gagne de meilleures performances analogiques/RF (f _T = 11,9 GHz et GBW =2,3 GHz) par rapport à UTFET et LTFET. En conséquence, un TGTFET avec de bonnes performances peut être obtenu. Les structures de cet article sont les suivantes :la section « Méthodes » comprend la description de la structure et des paramètres de TGTFET, LTFET [23, 24] et UTFET [25 ] ainsi que les méthodes de simulation TCAD. La section « Résultats et discussion » comprend la description des résultats de la simulation. Dans cette section, le mécanisme, les caractéristiques et les performances analogiques/RF du TGTFET sont étudiés et comparés au LTFET et à l'UTFET. L'influence des paramètres de l'appareil sur le TGTFET est également analysée en détail. La section « Conclusions » donne une conclusion de cet article.

Méthodes

La structure du transistor à effet de champ tunnel à double source à grille en forme de T (TGTFET) est illustrée sur la figure 1. La forme de la grille est similaire à la lettre de l'alphabet « T » (région verte). Les régions à double source sont situées sur les deux côtés de la grille (régions en saphir). Deux poches n+ (régions jaunes) sont insérées pour augmenter le taux d'effet tunnel [20,21,22]. Le drain n+ est placé dans le fond du canal. Par conséquent, la porte en forme de T chevauche les poches n+ dans les directions verticale et latérale. De cette manière, le champ électrique au sommet de la jonction tunnel peut être augmenté. L'augmentation du champ électrique fait que la bande d'énergie se plie plus fortement. Enfin, le taux d'effet tunnel des électrons est amélioré en raison de l'amélioration du champ électrique d'angle [26].

Schéma du transistor à effet de champ tunnel à double source (TGTFET) à grille en forme de T proposé

La figure 2 montre la structure de périphérique de LTFET [23, 24], UTFET [25] et TGTFET. Le chevauchement de portes peut aider à améliorer l'efficacité de tunnel du TGTFET. Les régions à double source dans TGTFET peuvent doubler la zone de jonction tunnel par rapport à LTFET et UTFET.

Comparaison de a le TGTFET proposé, b UTFET, et c LTFET

Les paramètres des TGTFET, UTFET et LTFET à base de silicium utilisés dans les simulations sont les suivants :Hs =30 nm (hauteur de la région source), Hg =40 nm (hauteur de la grille en retrait), Wg =6 nm (largeur de la région de grille), Hc =15 nm (hauteur de la région du canal), Tp =5 nm (épaisseur de la poche n+), ϕ = 4. 33 eV (fonction de travail de porte), Tox =2 nm (épaisseur du HfO₂ diélectrique de grille), N _S = 1 × 10 ²⁰ cm ⁻³ (p+ concentration de dopage source), N _D = 1 × 10 ¹⁹ cm ⁻³ (n+ concentration de dopage du drain), N _sous = 1 × 10 ¹⁷ cm ⁻³ (p− concentration de dopage du substrat), et N _P = 5 × 10 ¹⁸ cm ⁻³ (n+ concentration de dopage de poche). Le coefficient de largeur dans la simulation est par défaut de 1 μm.

Les simulations de TGTFET, UTFET et LTFET sont réalisées dans les outils Silvaco Atlas TCAD. Un modèle BTBT non local est introduit dans cette simulation pour prendre en compte la variation spatiale de la bande d'énergie, ce qui peut aider à faciliter la précision du processus de tunneling BTBT. Le modèle de mobilité Lombardi est considéré pour rendre la mobilité du canal plus précise (en considérant la diffusion de surface incluant le champ transverse et la concentration de dopage). Les statistiques de Fermi et le modèle de rétrécissement de la bande interdite sont pris en compte pour ajuster l'effet des régions fortement dopées. Le modèle de recombinaison Shockley-Read-Hall est également pris en compte dans cet article.

Résultats et discussion

Mécanisme de l'appareil et caractéristiques DC avec différents paramètres

La figure 3a montre les caractéristiques de transfert du TGTFET avec et sans chevauchement de grille. Avec le chevauchement de porte supplémentaire, le I _ON augmente de 7,5 × 10 ⁻⁵ à 8.1 × 10 ⁻⁵ A/μ m à V _g = V _d = 1 V. La figure 3b montre les courbes caractéristiques de transfert de TGTFET, UTFET et LTFET. Afin de rendre la comparaison plus précise, les modèles de simulation et les dimensions géométriques de ces trois dispositifs sont réglés pour être identiques. En conséquence, le TGTFET a environ deux fois plus de I _ON par rapport à LTFET et UTFET, comme le montre la figure 3b. SS_min de TGTFET est de 24,4 mV/déc à V _g = 0,1 V et SS_moy est de 51,5 mV/déc lorsque 0 V < V _g < 0,5 V. Les rapports de commutation (I _ON /Je _OFF ) sont 6,7 × 10 ¹⁰ à V _g = V _d = 1 V et 6,5 × 10 ⁸ à V _g = V _d = 0,5 V.

a simulé caractéristiques de transfert du TGTFET avec/sans chevauchement de grille et b caractéristiques de transfert de TGTFET, UTFET et LTFET

La figure 4a, b montre le taux de BBT de TGTFET avec et sans chevauchement de porte de 5 nm. À partir de la figure 4c, nous pouvons clairement voir que l'appareil avec un chevauchement de grille de 5 nm a une zone d'effet tunnel électronique plus large sous la surface de l'appareil, ce qui peut conduire au I _ON augmente.

Diagrammes simulés de taux d'effet tunnel d'électrons BBT de a appareil sans chevauchement de porte, b dispositif avec chevauchement de porte de 5 nm, et c le taux d'effet tunnel électronique BBT de deux appareils, à 1 nm sous la surface de l'appareil ; V _g = V _d = 1 V

La figure 5a, b montre le diagramme 3D des champs électriques de TGTFET avec et sans chevauchement de grille. Deux pics de champ électrique apparaissent dans le TGTFET avec un chevauchement de grille de 5 nm, comme indiqué dans le cercle en pointillés de la figure 5a. Aucun pic de champ électrique n'apparaît sur la figure 5b attribué à l'absence de chevauchement de grille. La figure 5c montre la structure de la bande d'énergie sous la surface de l'appareil. L'encart de la Fig. 5c montre l'emplacement de la ligne de coupe. Avec le chevauchement de grille, une fenêtre tunnel plus grande peut être obtenue. Ainsi, un taux BBT plus élevé et I _ON peut être atteint.

Schéma 3D des champs électriques de l'appareil a avec chevauchement et b sans chevauchement; c simulé diagrammes de bandes d'énergie de la source à la région de poche (1 nm en dessous de l'interface d'oxyde)

La figure 6 montre les effets de la poche n+ sur les performances du TGTFET. Le Je _OFF augmente rapidement avec l'augmentation de la concentration de dopage de la poche n+, comme le montre la figure 6a. Le SS inférieur et le I supérieur _ON peut être obtenu en diminuant l'épaisseur de la poche n+ (Tp) de 7 à 3 nm lorsque N _P = 5 × 10 ¹⁸ cm ⁻³ , comme le montre la figure 6b. Dans le même temps, aucun courant sous-seuil significatif n'est noté sur la figure 6b. Il peut être confirmé à partir de la Fig. 6a qu'une concentration de dopage relativement faible de la poche n+ aidera à supprimer le courant sous-seuil.

Courants de drain simulés avec différentes poches n+ a concentrations et b épaisseurs à V _d = 1 V

L'impact de la hauteur de la porte (Hg) et de l'épaisseur du canal (Hc) est illustré séparément sur les Fig. 7a, b. Un petit Je _ON et l'amélioration de la SS apparaît lorsque le Hg augmente. Parce que lorsque Hg = 35 nm, il y a une bosse de bande d'énergie évidente sur le chemin du courant à l'état passant, devenant un certain obstacle pour les électrons chanceux (les électrons qui ont passé la jonction tunnel), comme le montre la Fig. 7c, ce qui peut entraîner Je _sur diminuer. Lorsque Hg augmente, la bosse de la bande d'énergie est affaiblie, ce qui provoque le I _ON et l'amélioration de la SS. Un léger Je _ON l'amélioration est obtenue avec la diminution de Hc, comme le montre la figure 7b. Cependant, une dégradation sévère de la caractéristique sous-seuil peut être observée lorsque Hc diminue à 5 nm. Cela peut s'expliquer par l'augmentation du courant tunnel sous le seuil au coin de la poche n+, comme le montre la figure 8. La figure 8a montre le phénomène évident d'effet tunnel de bande à bande lorsque Hc = 5 nm tandis que la figure 8b montre le je _OFF densité de courant lorsque Hc = 5 nm.

Caractéristiques de transfert simulées de TGTFET avec a Hg différent, b différents Hc, et c la bosse de la bande de conduction sur le chemin actuel

Diagrammes simulés de l'état désactivé a Taux d'effet tunnel d'électrons BTBT et b densité de courant lorsque Hc = 5 nm

Comme le montre la figure 9, l'influence de la tension drain-source (V _d ) est également pris en compte dans cet article. Pour V _d < 0,6 V, I _ON augmente évidemment avec l'augmentation de V _d , comme le montre la figure 9a. Cela s'explique par le fait que le potentiel du canal p augmente lentement en réponse à l'augmentation du V _d et entraîne la diminution de la résistance du canal p. Pour V _d> 1,8 V, illustré à la Fig. 9b, le I _ON n'augmente presque pas avec l'augmentation de V _d , mais Je _OFF augmente considérablement. Cela est dû au courant tunnel sous le seuil au coin de la poche n+ qui augmente rapidement avec l'augmentation de V _d . Enfin, pour 0,6 V < V _d < 1,8 V, le TGTFET présente des performances bonnes et stables. Par conséquent, le TGTFET est robuste à l'abaissement de la barrière induite par le drain (DIBL) et présente de bonnes performances stables dans une plage dynamique de tension appliquée plus large.

Courants de drain simulés pour a V _d ≤ 1 V et b V _d ≥ 1 V

Performances analogiques/RF de TGTFET, UTFET et LTFET

La figure 10 montre les caractéristiques de transfert et les courbes de transconductance de TGTFET, UTFET et LTFET à V _d = 0,5 V. La transconductance (g _m ) peut être obtenu à partir de la dérivée première de la courbe caractéristique de transfert, comme indiqué dans l'Eq. (1) [27,28,29] :

un Caractéristiques de transfert et b courbes de transconductance de TGTFET, UTFET et LTFET à V _d = 0,5 V

En conséquence, la transconductance maximale du TGTFET (232 μS/μm) est environ deux fois supérieure à celle de l'UTFET (120 μS/μm) et du LTFET (110 μS/μm), comme le montre la Fig. 10. le gain actuel contribué par la double source et le chevauchement de porte.

La figure 11 montre les caractéristiques de sortie, la conductance de sortie (g _ds ) et l'impédance de sortie (R _o ) des courbes TGTFET, UTFET et LTFET. Comme le montre la Fig. 11a, on peut clairement voir que le courant de sortie de l'appareil augmente avec l'augmentation de V _d , mais quand V _d atteint plus de 0,6 V, le courant de sortie a tendance à saturer. Grâce à l'observation, il est facile de constater que le courant de sortie du TGTFET est deux fois supérieur à celui de l'UTFET et du LTFET. La figure 11b montre la conductance de sortie (g _ds ) et l'impédance de sortie (R _o ) des courbes TGTFET, UTFET et LTFET. Le g _ds peut être obtenu par la dérivation du courant de sortie, comme indiqué dans l'équation. (2) [27, 29] tandis que R _o peut être exprimé comme l'inverse de la conductance de sortie.

un Caractéristiques de sortie, b conductance de sortie (g _ds ), et c impédance de sortie (R _o ) courbes TGTFET, UTFET et LTFET

En raison des avantages sur le courant de sortie, le TGTFET obtient le g le plus élevé _ds et le R minimum _o de ces trois appareils. Dans des conditions de polarisation de grille de 1 V, le TGTFET a obtenu le g maximum _ds de 214 μS/μm et le R minimum _o de 4,6 kΩ/μm sous 0,45 V V _d . Dans la même condition de polarisation de grille, UTFET et LTFET ont obtenu le maximum de g _ds de 113 μS/μm et 105 μS/μm et le R minimum _o de 9,0 kΩ/μm et 9,6 kΩ/μm sous 0,4 V V _d .

De plus, sur la figure 11, il n'est pas difficile de découvrir que la région linéaire des caractéristiques de sortie de l'appareil présente une certaine non-linéarité. Comme le montre la figure 11a, R _o diminue d'abord puis augmente avec l'augmentation du V _d . Certains groupes de recherche donnent le processus physique correspondant à ce phénomène [7, 30] mais il existe encore des problèmes qui n'ont pas été clairement expliqués. Comme nous le savons, R _o est déterminé par la résistance de la région du canal et de la jonction tunnel. Quand V _d < 0.4 V, R _o diminue avec l'augmentation de V _d . Considérez les situations suivantes, lorsque V _d = 0 V et V _g = 1 V, aucun des électrons chanceux ne peut être balayé vers le côté drain, et presque tous les électrons sont piégés dans la région du canal par une barrière de drain relativement élevée, comme le montre le cadre en pointillés rouges de la Fig. 12a, b. Lorsque 0 V < V _d < 0.4 V, avec l'augmentation de V _d , la barrière de drainage s'affaiblit (comme illustré à la Fig. 12b). Ainsi, les électrons piégés dans la région du canal peuvent traverser la barrière de drain puis être collectés par drain. Il s'agit d'un processus d'excitation thermique des électrons du canal au drain. Enfin, comme la jonction tunnel a été complètement allumée (lorsque V _g = 1 V), le courant tunnel est toujours en excès et la résistance introduite par la jonction tunnel peut être ignorée. A ce moment, R _o est déterminé par la résistance du canal et R _o est décidé par le processus d'excitation thermique des électrons à travers la barrière de drain. Ainsi, R _o diminue avec l'augmentation de V _d . Quand V _d> 0,6 V, ces trois appareils entrent progressivement dans la zone de saturation et R _o devient plus grand. C'est parce que lorsque V _d est grand, presque tous les électrons à travers la jonction tunnel sont balayés vers le côté drain par le champ électrique relativement élevé. Le courant tunnel devient la limite du courant de drain. Dans cette condition, R _o est principalement déterminé par la jonction tunnel. Cependant, l'efficacité du tunneling ne peut pas augmenter de manière significative pendant que V _d augmente. V _d a un petit effet sur la structure de bande d'énergie de la jonction tunnel (côté poche n+), comme le montre la Fig. 12b. En conséquence, le courant tunnel ne peut évidemment pas augmenter, et il n'y a presque pas de I _ON augmente avec le V qui augmente continuellement _d (quand V _d> 0,6 V), ce qui signifie qu'une impédance augmente. De plus, lorsque 0,4 V < V _d < 0.6 V, R _o est déterminé à la fois par la résistance du canal et la jonction tunnel.

un Schéma de principe de la bande d'énergie à V _d = 0 V et V _g = 1 V. b Résultats de simulation du diagramme de bande d'énergie à différents biais de V _d

Il peut être obtenu de l'analyse ci-dessus que le R _o du TFET est influencé à la fois par le processus d'effet tunnel et par le processus d'excitation thermique des électrons du canal. Les principaux mécanismes physiques peuvent dominer R _o décalages avec V _d variation. Enfin, le R _o diminue d'abord puis augmente, provoquant ainsi la non-linéarité des caractéristiques de sortie. Incidemment, grâce à l'observation de la figure 11b, il est facile de constater que l'impédance de sortie du TGTFET est beaucoup plus petite que celle de l'UTFET et du LTFET. Cela est dû à la meilleure efficacité de tunnelage grâce à la structure à double source et à chevauchement de grille latérale du TGTFET.

La figure 13 montre la structure de bande d'énergie de TGTFET, UTFET et LTFET avec différentes tensions appliquées. Les lignes pointillées rouges dans l'encart représentent la position pour tracer la bande d'énergie (qui se trouve à 15 nm sous la surface, juste à la moitié de la hauteur de la région source). On voit qu'avec un V _d passer de 0,1 à 0,5 V, la structure de bande de TGTFET, UTFET et LTFET a une tendance évidente à la flexion. En effet, la tension de drain peut abaisser le potentiel électrique de la jonction tunnel près du côté drain. Cela indique que, pour TGTFET, UTFET et LTFET, l'augmentation de V _d de 0,1 à 0,5 V est bénéfique pour l'efficacité du tunneling. Cependant, lorsque V _d> 0,5 V, le changement de la bande d'énergie avec V _d l'augmentation ne vaut pas la peine d'être mentionnée. Ceci est cohérent avec les résultats de l'analyse de la figure 12b.

La structure des bandes d'énergie de a TGTFET, b UTFET, et c LTFET à V _g = 1

Comme nous le savons, la capacité de grille (C _gg ) du dispositif peut grandement affecter les caractéristiques de fréquence des circuits intégrés. Pour TGTFET, UTFET et LTFET, C _gg se compose généralement de C _gs (capacité de grille à source) et C _gd (capacité grille à drain). Par conséquent, la caractéristique de C _gg , C _gs , et C _gd est d'une grande importance pour évaluer les caractéristiques de fréquence et la capacité d'application analogique des appareils. Surtout pour le TFET, les caractéristiques de capacité sont assez différentes de celles du MOSFET. En raison de l'existence de la jonction tunnel au niveau de la zone source, le TFET a généralement un petit C _gs [1, 11]. Par conséquent, le C _gg de TFET est principalement déterminé par C _gd . La figure 14 montre la capacité de TGTFET, UTFET et LTFET par rapport à V _g sous V _d = 0,5 V et V _d = 0 V, séparément.

Capacité du TGTFET versus V _g sous a V _d = 0 V et b V _d = 0,5 V. Capacité de l'UTFET par rapport à V _g sous c V _d = 0 V et d V _d = 0,5 V. Capacité du LTFET par rapport à V _g sous e V _d = 0 V et f V _d = 0,5 V

Grâce à l'observation de la Fig. 14a, b, il est facile de trouver que le C _gs de TGTFET sous une tension de grille de 1 V est de 0,15 fF/μm à V _d = 0 V et 0,7 fF/μm à V _d = 0,5 V, ce qui est bien plus petit que celui du C _gd (5,8 fF/μm à V _d = 0 V et 3,7 fF/μm à V _d = 0,5 V). Ainsi, le C _gg de TGTFET est principalement déterminé par C _gd . Quand V _d = 0 V, C _gg et C _gd augmenter rapidement avec l'augmentation du V _g , comme le montre la figure 14a. C'est parce qu'avec l'augmentation de V _g , les électrons sont agrégés à l'interface de grille dans le canal du dispositif, ce qui fait augmenter rapidement la capacité. Quand V _d = 0,5 V, C _gd n'augmente évidemment pas jusqu'à ce que V _g est augmentée à plus de 0,6 V, comme le montre la figure 14b. C'est parce que lorsque V _g est faible, seuls quelques électrons chanceux peuvent traverser la jonction tunnel et entrer dans le canal. Certains de ces électrons chanceux participeront au processus de recombinaison, et la plupart des autres seront rapidement collectés par le drain en raison de la tension de drain de 0,5 V. Par conséquent, il est très difficile pour ces électrons chanceux de rester dans le canal de l'appareil. Cependant, avec le V _g augmenter, le nombre d'électrons chanceux augmente rapidement. À ce moment, ni la collection de drains ni le processus de recombinaison électron-trou ne peuvent épuiser rapidement ces électrons chanceux. Ainsi, la concentration en électrons dans le canal augmente et la capacité augmente rapidement. En conséquence, la courbe caractéristique de capacité a tendance à se déplacer vers la droite tandis que V _d augmente, comme le montre la Fig. 14a, b. L'analyse et les phénomènes ci-dessus sont également applicables à UTFET et LTFET, comme le montre la Fig. 14c–f. De plus, la capacité de grille de l'UTFET à 0 V et 0,5 V V _d a atteint 6,2 fF/μm et 5,1 fF/μm, respectivement, et celle du LTFET a atteint 3,4 fF/μm et 2,7 fF/μm, respectivement.

Comme il n'y a pas de chevauchement direct entre la grille et le drain du LTFET et que la distance entre la grille et le drain est relativement importante, le LTFET a les meilleures caractéristiques de capacité et le plus petit C _gg . En revanche, il y a un chevauchement direct entre la grille et le drain de l'UTFET. Par conséquent, les électrons près du côté drain sont plus facilement contrôlés par la grille, ce qui entraîne un grand C _gg de l'UTFET. Pour le TGTFET, bien que la distance entre la grille et le drain soit proche, mais il existe une région de canal légèrement dopée qui peut isoler la grille et le drain. Ainsi, la capacité du TGTFET est meilleure que celle de l'UTFET, mais légèrement inférieure au LTFET. La figure 15 montre le C _gd caractéristiques de TGTFET, UTFET et LTFET par rapport à V _d sous différents V _g . D'après l'observation des Fig. 15a–v, il n'est pas difficile de trouver que le C _gd les caractéristiques de ces trois appareils sont similaires. C'est-à-dire pour un V fixe _g , C _gd diminue avec l'augmentation du V _d . En revanche, pour un V fixe _d , C _gd augmente avec l'augmentation de V _g .

C _gd caractéristiques de a TGTFET, b UTFET, et c LTFET contre V _d sous différents V _g

Comme nous le savons, la fréquence de coupure (f _T ) et la bande passante de gain (GBW) sont les critères d'évaluation pour évaluer les caractéristiques de fréquence des appareils. f _T dépend du rapport de g _m à C _gg , comme le montre l'éq. (3) [30, 31]. Pour un certain gain DC égal à 10, GBW peut être exprimé par le rapport de g _m à C _gd , comme le montre l'éq. (4) [17] :

La figure 16 montre les courbes caractéristiques du f _T et GBW de TGTFET, UTFET et LTFET. Bénéficiant d'avantages structurels, tels que le chevauchement de grille à double source et latéral introduit par la grille en forme de T, le TGTFET obtient les caractéristiques de fréquence les plus remarquables par rapport à l'UTFET et au LTFET. Sous la condition de V _d = 0,5 V, le f _T et GBW de TGTFET ont atteint les valeurs maximales de 11,9 GHz et 2,3 GHz, respectivement. Bénéficiant de la grande distance entre grille et drain et sans chevauchement grille/drain, LTFET obtient un petit C _gg et de bonnes caractéristiques de fréquence. Le f _T et GBW de LTFET atteignent les 8,7 GHz et 2,1 GHz, séparément. Les caractéristiques de capacité de l'UTFET sont inférieures à celles du TGTFET et du LTFET. This is because the direct gate/drain overlaps. As a result, the maximum value of f _T and GBW of UTFET can only reach 4.1 GHz and 0.5 GHz separately.

The characteristic curves of a f _T et b GBW of TGTFET, UTFET, and LTFET versus V _g at V _d  = 0.5 V

Conclusions

In this paper, a T-shape gate dual-source tunnel field-effect transistor (TGTFET) with good performance is proposed and investigated. The structure, mechanism, and the influence of device parameter on the characteristic of TGTFET are discussed. In addition, the characteristics of TGTFET, UTFET, and LTFET are discussed and compared in this paper. The dual-source regions are introduced to double the area of the tunneling junction. The gate overlap and the n+ pockets can obviously enhance the tunneling efficiency of the tunneling junction in TGTFET. Finally, the TGTFET with impressive characteristics (I _ON  = 8.1 × 10 ⁻⁵  A/μm, I _ON /Je _OFF  = 6.7 × 10 ¹⁰ and SS_min  = 24.4 mV/dec) is obtained. At the same time, TGTFET is robust to DIBL, which means TGTFET can exhibit a good and stable performance in a larger applied voltage dynamic range. Furthermore, the analog/RF performance of TGTFET is studied and compared with UTFET and LTFET. The key parameter such as input/output characteristics, capacitance characteristics, GBW, and f _T are analyzed. Benefiting from the no direct overlap between the gate and drain, TGTFET obtains a relatively small C _gd et C _gg . Finally, TGTFET with remarkable frequency characteristics (f _T  = 11.9 GHz and GBW = 2.3 GHz) is obtained. As a conclusion, it is expected that TGTFET can be one of the promising alternatives for the next generation of device in low-power and analog/RF applications.

Abréviations

C _gd :

Gate to drain capacitance

C _gs :

Gate to source capacitance

f _T :

Cut-off frequency

GBW:

Gain bandwidth

g _ds :

Output conductance

g _m :

Transconductance

Hc:

Height of the channel layer

Hg:

Height of the gate electrode

Hs:

Height of the source layer

LTFET:

L-shape gate tunnel field-effect transistor

N _D :

Doping concentration of n+ drain

N _P :

Doping concentration of n+ pocket

N _S :

Doping concentration of p+ source

N _sous :

Doping concentration of p− substrate

R _o :

Output impedance

TGTFET:

T-shape gate dual-source tunnel field-effect transistor

Tox:

Thickness of the HfO₂ gate dielectric

Tp:

Thickness of n+ pocket

UTFET:

U-shape gate tunnel field-effect transistor

V _d :

Drain to source voltage

V _g :

Gate to source voltage

Wg:

Width of the gate electrode