Esperanto dévoile un accélérateur IA RISC‑V à 1 093 cœurs pour l'inférence en centre de données

La startup Esperanto a annoncé l'ET-SoC-1, un accélérateur IA RISC‑V à 1 093 cœurs conçu pour les connecteurs M.2 d'accélérateur en environnement centre de données. Présenté à la conférence Hot Chips, la puce offre 800 TOPS de performance sur six modules sur une seule carte Glacier Point tout en restant dans une enveloppe de 120 W.

Points forts du design

L'ET-SoC‑1 contient 1 088 cœurs ET‑Minion qui exécutent les charges de travail IA, quatre cœurs ET‑Maxion haute performance et un processeur de service RISC‑V. L'architecture est construite autour de l'efficacité énergétique : horloge 1 GHz, alimentation 0,4 V et processus TSMC 7 nm donnent à la puce un « point optimal » de 20 W par unité, avec flexibilité pour opérer entre 10 et 60 W.

Cas d'usage cible : Inférence de recommandation

Les opérateurs hyperscale exigent des latences d'inférence de 10 ms ou moins pour les moteurs de recommandation. La puce y répond avec 100 Mo de mémoire sur puce et 100 Go de capacité hors puce, le tout sur la carte d'accélérateur pour éviter les goulets d'étranglement PCIe. La prise en charge de INT8, FP16 et FP32 maintient la précision là où cela compte.

Architecture des cœurs

Chaque cœur 64 bits, in-order, exécute une unité vectorielle et tensorielle optimisée IA qui délivre 128 GOPS par GHz. Une instruction tensorielle multi-cycle personnalisée peut exécuter plus de 64 000 opérations par cycle, réduisant le trafic d'instructions. Huit cœurs forment un « quartier » partageant un cache L2 et permettant des chargements coopératifs, tandis que quatre quartiers composent un « Minion Shire ». La puce offre 1 088 cœurs (ou 1 024 pour un meilleur rendement) et quatre cœurs ET‑Maxion comparables à un Arm A‑72.

Système mémoire

Quatre interfaces DDR 64 bits (chacune comprenant quatre canaux 16 bits) délivrent une bande passante 96×16 bits. La puce utilise de la LPDDR4x, atteignant une énergie par bit comparable à la HBM, tandis que la pile de six puces atteint un cache hors puce de 100 Go.

Positionnement concurrentiel

Contrairement aux gros TPU ou Inferentia gourmands en énergie, l'approche multi-puces basse consommation d'Esperanto tire parti de l'écosystème open-compute. Les opérateurs hyperscale cherchant des accélérateurs standardisés et rentables trouvent la solution d'Esperanto attractive.

Perspectives futures

De futures itérations pourraient cibler des cas d'usage edge avec un ET-SoC-1 réduit. La version actuelle est prévue pour un lancement dans les prochains mois.

Source : Esperanto et interview EE Times avec Dave Ditzel, co-auteur de l'article RISC de 1980.