FeFETs à isolant à nanocristaux embarqués : portes ferroélectriques ultra-minces pour logique basse tension et mémoire non volatile robuste

Résumé

Nous présentons un nouveau transistor à effet de champ ferroélectrique (FeFET) qui intègre la technologie d'isolant à nanocristaux embarqués (NEI), permettant une pile de porte ferroélectrique/diélectrique (FE/DE) unifiée remarquablement mince. Cette architecture offre une opération logique à basse tension et une fenêtre de mémoire non volatile (NVM) dépassant 1 V, même avec une épaisseur totale FE/DE de seulement 3,6 nm. Le comportement ferroélectrique des nanocristaux de ZrO₂ orthorhombique dispersés dans une matrice d'Al₂O₃ amorphe est confirmé par l'hystérésis polarisation-tension, la microscopie de force piézoréponse et la caractérisation électrique. Nous examinons également la dépendance en température et l'endurance du NCFET à base de NEI, démontrant une opération stable sur une large plage de température et une endurance robuste sur plus de 1 000 cycles DC.

Contexte

Les FeFETs sont apparus comme des candidats prometteurs pour les circuits intégrés de prochaine génération en raison de leur effet de capacitance négative (NC) inhérent, qui permet un facteur de sous-seuil (SS) sous 60 mV/décade et des tensions d'alimentation plus basses. Les progrès récents se sont concentrés sur le HfO₂ dopé, offrant une bonne compatibilité CMOS et une évolutivité de l'épaisseur. Cependant, la mise à l'échelle supplémentaire de la couche ferroélectrique est limitée par les courants de fuite, qui contraignent les conceptions FinFET. Inspirés par les concepts MOS à nanocristaux, nous embarquons des nanocristaux ferroélectriques dans un diélectrique à grand gap de bande pour former le FeFET NEI. Cette conception atteint une pile FE/DE ultra-mince qui répond aux exigences strictes de fuite tout en préservant un fort couplage ferroélectrique.

Dans ce travail, nous rapportons les FeFETs NEI, détaillons les propriétés physiques des couches NEI à diverses épaisseurs et évaluons leur performance électrique pour les applications logiques à basse tension et NVM.

Méthodes

La séquence de fabrication commence avec des wafers Ge(001) de type n de quatre pouces (0,088–0,14 Ω cm). Après nettoyage par trempage HF, les wafers sont transférés dans une chambre ALD où des nanocristaux de ZrO₂ sont incorporés dans une matrice d'Al₂O₃ amorphe, formant la couche NEI. Des films NEI de 2,1 nm et 3,6 nm d'épaisseur sont produits. Des portes TaN sont déposées par pulvérisation réactive, suivies du patterning de la porte, de l'implantation source/drain (BF₂⁺, 20 keV, 1 × 10¹⁵ cm⁻²), du dépôt de contacts Ni et d'un recuit thermique rapide (RTA) final. Des MOSFETs de référence avec des portes en Al₂O₃ pur sont également fabriqués pour comparaison.

La Figure 1b montre la coupe transversale du dispositif : les nanocristaux ferroélectriques sont entièrement encapsulés dans le diélectrique, fournissant à la fois une permittivité élevée (κ) et un champ coercitif élevé (E_c). La faible fraction de volume de ZrO₂ (< 0,5 %) est suffisante pour induire la ferroélectricité tout en maintenant une faible fuite.

La TEM à haute résolution (HRTEM) confirme des nanocristaux de ZrO₂ orthorhombique (111) avec un espacement interplanaire de 0,173 nm. Les mesures de polarisation-tension (P-V) et la microscopie de force piézoréponse (PFM) révèlent la commutation ferroélectrique, avec une polarisation rémanente (P_r) augmentant avec l'épaisseur du film et se dégradant au-dessus de 550 °C en raison de la relaxation thermique.

Résultats et discussion

Performance du NCFET NEI

La Figure 7a présente les caractéristiques I_DS–V_GS des NCFETs NEI de 3,6 nm recuits à 450 °C et 500 °C. Les deux dispositifs présentent une hystérésis minimale, confirmant une capacitance ferroélectrique et MOS bien adaptée. Les boucles I-V dans le sens horaire confirment l'effet de capacitance négative plutôt que le piégeage de charge. La fuite de porte reste faible, indiquant que les nanocristaux embarqués n'introduisent pas de voies de fuite supplémentaires.

En comparant un NCFET NEI de 3,6 nm avec un MOSFET de référence d'épaisseur d'isolant de porte identique (2,1 nm), le NCFET démontre un SS plus abrupt et un I_DS 16 % plus élevé à V_DS = 1 V. L'effet NDR est plus prononcé dans le dispositif plus épais de 3,6 nm, cohérent avec un couplage ferroélectrique plus fort.

Les tests dépendants de la température (10 °C–30 °C) révèlent que le SS du NCFET reste inchangé, tandis que la courbe I_DS–V_GS se déplace vers des tensions de porte plus négatives avec l'augmentation de la température – une signature d'une activité ferroélectrique accrue. Le V_GS direct se déplace également vers le négatif avec la température, reflétant probablement une augmentation de E_c.

FeFET NEI comme mémoire non volatile

L'extension de la plage de balayage V_GS augmente la fenêtre de mémoire (MW). Un FeFET NEI de 3,6 nm délivre une MW de 1,14 V lors d'un balayage entre +1 V et –2 V, une amélioration substantielle par rapport à la fenêtre de 0,2 V à un balayage de ±0,1 V. Les tests d'endurance sur 1 000 cycles DC montrent une fenêtre d'hystérésis stable d'environ 0,65 V, soulignant la fiabilité de la couche ferroélectrique.

La comparaison avec les FeFETs publiés (MW vs épaisseur FE) démontre que le dispositif NEI atteint une fenêtre >1 V avec la couche ferroélectrique la plus mince rapportée (3,6 nm). Cette performance supérieure provient probablement de la phase orthorhombique stable dans les nanocristaux, qui reste robuste à des épaisseurs réduites.

Enfin, l'architecture NEI offre une ajustabilité : P_r peut être ajusté en variant le volume des nanocristaux, tandis que κ peut être amélioré en incorporant des éléments à haut κ dans la matrice amorphe (par exemple, LaAlO₃). Comparé au HfO₂ dopé, le NEI atteint des champs coercitifs comparables avec une polarisation rémanente nettement plus faible, atténuant les pertes de dépolarisation et améliorant la rétention.

Conclusions

Nous avons démontré qu'embarquer des nanocristaux de ZrO₂ sous-nanométriques dans une matrice d'Al₂O₃ amorphe produit une pile de porte ferroélectrique qui supporte à la fois la logique à capacitance négative et une mémoire non volatile stable. Le FeFET NEI de 3,6 nm délivre une fenêtre de mémoire dépassant 1 V et maintient un comportement NC robuste sur une large plage de température. L'évolutivité de l'architecture et sa faible fuite en font une voie prometteuse vers des FinFETs entièrement compatibles CMOS avec des couches ferroélectriques ultra-minces.