Le VHDL inclut un générateur pseudo-aléatoire intégré qui produit des valeurs à virgule flottante dans lintervalle [0, 1]. En mettant à léchelle et en décalant ces valeurs, vous pouvez créer des données aléatoires de tout type — réel, entier, std_logic_vector, ou temps — adaptées aux bancs de test.

La modulation de largeur dimpulsion (PWM) transforme une broche FPGA numérique en un contrôleur analogique puissant. En commutant lalimentation à haute vitesse, le PWM délivre le courant moyen exact dont un dispositif a besoin, sans jamais générer une vraie tension analogique. Les applications typiq

Jai remarqué que beaucoup de gadgets que jai achetés ces dernières années sont passés du clignotement LED à la LED respirante. La plupart des gadgets électroniques contiennent une LED de statut dont le comportement donne des indications sur ce qui se passe à lintérieur de lappareil. Ma brosse à dent

Lorsquun banc de test VHDL atteint la fin de son exécution prévue, vous voudrez que le simulateur sarrête proprement et, si possible, rende le contrôle à tout script appelant. Cet article passe en revue les techniques les plus courantes et fiables pour arrêter une simulation sur les principaux simul

La plupart des simulateurs VHDL exposent le Tool Command Language (Tcl) comme interface de script principale. Lorsque vous tapez une commande dans la console du simulateur, vous utilisez Tcl, et vous pouvez aussi écrire des scripts qui pilotent et observent votre conception VHDL. Cet article vous gu

Les servos radiocommandés (RC) sont au cœur des avions, voitures et bateaux de modélisme. Ils traduisent une commande radio distante en une position angulaire précise. Comme les systèmes RC existent depuis des décennies, linterface standard de lindustrie est la modulation de largeur dimpulsion (PWM)

Linstruction generate de VHDL permet aux concepteurs de répliquer automatiquement un bloc de code sur plusieurs instances, chacune câblée à des signaux distincts. Considérez-la comme une boucle for à la compilation qui peut créer des processus chaînés ou des instanciations de modules, réduisant cons

Les chaînes de caractères en VHDL sont généralement limitées à des tableaux de caractères de longueur fixe. Cela est logique car le VHDL décrit du matériel, et les chaînes de longueur générique nécessitent de la mémoire dynamique. Pour définir un tableau de chaînes, il faut allouer de lespace à la c

Ce tutoriel vous guide dans lutilisation des cœurs Integrated Logic Analyzer (ILA) et Virtual Input/Output (VIO) de Xilinx Vivado pour déboguer et surveiller des conceptions VHDL directement sur la puce. À la fin, vous saurez comment insérer des sondes, configurer des déclencheurs et capturer le com

Lors de la conception VHDL pour des applications FPGA critiques en sécurité, la simple écriture de bancs de test ne suffit pas. Les ingénieurs doivent prouver quun module se comporte exactement comme spécifié, exempt deffets de bord cachés. La vérification formelle fournit cette assurance mathématiq

VUnit est un framework de vérification VHDL open-source de premier plan qui couple un lanceur de suite de tests Python avec une bibliothèque VHDL dédiée. Ensemble, ils automatisent la compilation des bancs de test, lexécution et le rapport de résultats, permettant aux ingénieurs de suivre un cycle d

Avez-vous déjà voulu exécuter une simulation VHDL incluant un cœur IP Quartus via le framework de vérification VUnit ? Cest ce que lingénieur FPGA Konstantinos Paraskevopoulos avait en tête, mais il na pas trouvé de tutoriel adapté. Heureusement, il a utilisé son talent pour comprendre comment faire

En VHDL, les variables se comportent de manière similaire aux variables C : leur valeur est disponible immédiatement après une affectation et reste inchangée jusquà la prochaine affectation. Cela les rend idéales pour le stockage temporaire et les calculs procéduraux au sein dun processus. Règles cl

Les concepteurs numériques sappuient sur larithmétique précise à lintérieur des FPGA et ASIC. Un concept central est la distinction entre les types de données signés et non-signés en VHDL. Les deux types sont définis dans le package numeric_std de la bibliothèque IEEE. Bien que de nombreux concepteu

En VHDL, les records offrent un moyen puissant de rationaliser votre design, à limage des structs en C. En regroupant des signaux liés en un seul type, vous pouvez réduire drastiquement la duplication de code, améliorer la lisibilité et simplifier les port maps à travers de multiples entités. Les re

Quest-ce quune procédure VHDL ? Les procédures appartiennent à la famille des sous-programmes en VHDL. Elles encapsulent une logique réutilisable, réduisant la duplication de code et améliorant la maintenabilité. En définissant une procédure une fois, vous pouvez linvoquer depuis plusieurs processus

Utiliser les packages Numeric_Std et Std_Logic_Arith Vous trouverez ci-dessous les conversions de types VHDL les plus fréquemment utilisées. Larticle est divisé en deux sections : la première présente les conversions basées sur le package moderne numeric_std, tandis que la seconde montre les convers

Introduction Bienvenue dans ce guide pratique qui vous accompagne dans la création dun simple clignotement de LED sur FPGA en VHDL ou Verilog. Lexemple démontre les concepts fondamentaux FPGA : processus concurrents, synthèse de fréquence, et logique multiplexeur — le tout piloté par une horloge 25

Utiliser les blocs Process VHDL ou Always Verilog En VHDL comme en Verilog, les blocs Process (VHDL) et Always (Verilog) sont les constructions de base pour décrire le comportement matériel. Ils modélisent deux types de logique distincts : Logique combinatoire — les sorties dépendent seulement des

VHDL, acronyme de Very High Speed Integrated Circuit Hardware Description Language, est lun des deux langages de description matérielle principaux utilisés pour concevoir des FPGA et ASIC. Bien quil puisse sembler verbeux comparé aux langages logiciels, sa syntaxe est précise et conçue pour décrire