Bascule JK : Conception, Implémentation et Testbench
Conception
module jk_ff (
input j,
input k,
input clk,
output q
);
reg q;
always @ (posedge clk)
case ({j,k})
2'b00 : q <= q;
2'b01 : q <= 0;
2'b10 : q <= 1;
2'b11 : q <= ~q;
endcase
endmoduleSchéma matériel
Testbench
module tb_jk;
reg j;
reg k;
reg clk;
always #5 clk = ~clk;
jk_ff jk0 (
.j(j),
.k(k),
.clk(clk),
.q(q)
);
initial begin
j <= 0;
k <= 0;
#5 j <= 0; k <= 1;
#20 j <= 1; k <= 0;
#20 j <= 1; k <= 1;
#20 $finish;
end
initial $monitor ("j=%0d k=%0d q=%0d", j, k, q);
endmodule
Guide débutant Verilog : Exemple Hello World
Conception d'une bascule D avec réinitialisation asynchrone active basse
Verilog
- Verilog basique : concevoir votre première porte ET
- Maîtriser Verilog : Tutoriel complet pour la conception de circuits numériques
- Flux de conception ASIC complet : des exigences à la production
- Couches d'abstraction de conception : Guide clair de l'architecture de puce
- Maîtriser la syntaxe Verilog : Règles clés et bonnes pratiques
- Conception d'une bascule T en Verilog : Implémentation RTL et Testbench
- Conception d'un Compteur Mod-N en Verilog : Module Paramétré et Testbench
- Module Compteur Gray en Verilog – Générateur de Code Gray 4 bits
- Comment les variateurs de fréquence boostent l'efficacité énergétique dans les opérations industrielles