Guide débutant Verilog : Exemple Hello World

Il est toujours préférable de commencer avec un exemple très simple, et rien ne sert mieux cet objectif que le classique « Hello World ! ».

// Les commentaires sur une ligne commencent par deux barres obliques "//"
// Le code Verilog est toujours écrit à l'intérieur de modules, et chaque module
// représente un bloc numérique avec une certaine fonctionnalité
module tb;
  // Le bloc initial est une autre construction généralement utilisée pour
  // initialiser les signaux et variables pour la simulation
  initial
    // Verilog prend en charge l'affichage des valeurs de signaux à l'écran
    // afin que les concepteurs puissent déboguer leur circuit
    // Pour nos besoins, nous afficherons simplement "Hello World"
    $display ("Hello World !");
endmodule

Un module appelé tb sans ports d'entrée-sortie agit comme module de niveau supérieur pour la simulation. Le bloc initial démarre et exécute la première instruction à l'instant 0. $display est une tâche système Verilog utilisée pour afficher une chaîne formatée sur la console et ne peut pas être synthétisée en matériel. Elle est principalement utilisée pour aider au débogage des testbenchs et des conceptions. Dans ce cas, le message textuel affiché à l'écran est « Hello World ! ».

Journal de simulation

ncsim> run
Hello World !
ncsim: *W,RNQUIE: Simulation is complete.

Maîtriser les entrées/sorties de fichiers en Verilog : Ouvrir, Lire, Écrire et Fermer Bascule JK : Conception, Implémentation et Testbench

Verilog