Régulateur de tension haute stabilité avec amélioration transitoire et renforcement PSR

Résumé

Un régulateur de tension (VR) haute stabilité est proposé dans cet article, intégrant l'amélioration transitoire et la protection contre les surintensités (OCP). En tenant compte des avantages de performance et de surface des dispositifs basse tension, la plupart des parties de contrôle du VR proposé sont alimentées par la tension de sortie régulée, formant la technique d'auto-alimentation (SPT) avec renforcement du rejet d'alimentation (PSR). De plus, la stabilité et la réponse transitoire sont améliorées par la technique de charge dynamique (DLT). Une boucle de rétroaction de surintensité intégrée est également adoptée pour protéger le VR présenté contre les dommages en situation de surcharge. Le VR proposé est implémenté dans une technologie BCD standard 350 nm, dont les résultats indiquent que le VR peut fonctionner stablement avec une tension d'entrée de 5,5–30 V, une plage de charge de 0–30 mA, et un condensateur de sortie de 0,1–3,3 μF. Une régulation de ligne de 2,98 μV/V et une régulation de charge de 0,233 mV/mA sont atteintes avec un limitation de courant à 40 mA. Le PSR est meilleur que −64 dB jusqu'à 10 MHz avec un condensateur de sortie de 0,1 μF.

Introduction

Dans les conceptions modernes de système sur puce (SoC) à l'échelle nanométrique, différents sous-blocs nécessitent généralement différents rails d'alimentation pour atteindre des fonctions spécifiques. De plus, l'ensemble du système SoC peut avoir besoin de fonctionner sous une large gamme de tension d'entrée et fournir encore une haute performance inchangée par les conditions d'alimentation changeantes. Ainsi, un régulateur de tension (VR) à large plage de tension d'entrée implémenté en technologie nanométrique peut être l'un des candidats les plus appropriés pour ce type d'applications. Comparé à son homologue à commutation, comme le régulateur à commutation et la pompe de charge, le VR linéaire a l'avantage de haute précision, faible bruit de sortie, et taille compacte. La plupart des VR linéaires effectuent leur fonction de régulation de tension avec une seule alimentation, mais peu peuvent atteindre la combinaison de large plage d'alimentation, faible bruit, transitoire rapide, haute capacité de charge, et fonctions de protection supplémentaires.

Pour réaliser une large plage d'alimentation, l'utilisation de transistors supportant haute tension est nécessaire. Cependant, ces transistors occupent généralement plus de surface et ont une performance inférieure comparée aux transistors standards. Deux solutions existantes pour réduire l'utilisation de transistors haute tension sont la méthode du pré-régulateur et la méthode des transistors basse tension empilés. La première utilise un pré-régulateur additionnel pour fournir une tension d'alimentation interne pour le régulateur principal. La seconde implémente des transistors basse tension bien conçus empilés pour maintenir les tensions aux bornes des transistors dans les limites de la technologie. Cependant, ces méthodes limitent le headroom de tension. Cet article adopte la technique d'auto-alimentation (SPT) pour atteindre une large plage d'alimentation, ce qui signifie que la plupart des modules principaux dans la boucle de régulation sont alimentés par la tension de sortie régulée du VR proposé. Sans circuit additionnel, la performance du VR peut être améliorée par SPT et réduire le nombre de dispositifs haute tension.

En utilisant SPT, le premier étage de gain de l'amplificateur d'erreur (EA) est alimenté par la tension de sortie régulée du VR proposé. En concevant soigneusement le second étage de l'EA, le bruit haute fréquence de la tension d'entrée a peu d'impact sur la tension de sortie de l'EA. De plus, l'architecture de transistor de puissance de type N est adoptée dans cet article. Par conséquent, le régulateur proposé a un haut rejet d'alimentation (PSR) et une bonne performance de bruit.

La réponse transitoire rapide est aussi un indice important pour mesurer la performance des VR, qui est généralement atteinte en ajoutant une boucle d'accélération supplémentaire. Dans cet article, l'amélioration transitoire est réalisée par la technique de charge dynamique (DLT). Pendant la procédure de réponse transitoire, DLT introduit un courant additionnel changé correspondant aux conditions de charge pour agir comme une charge dynamique, par laquelle le survoltage et le sous-voltage de la tension de sortie régulée peuvent être supprimés.

Avec l'aide de DLT, la stabilité de la boucle dans une large plage de charge est renforcée car le courant de charge additionnel peut réduire la variation de la position du pôle non-dominant. Pour rendre la boucle stable, la compensation Miller avec résistance d'annulation est aussi utilisée pour générer un pôle basse fréquence et un zéro supplémentaire pour compenser le pôle de sortie. De plus, une résistance en série avec le condensateur de sortie introduit un autre zéro pour compenser le pôle généré par la capacité parasite de grille du transistor de puissance.

Finalement, une boucle de limitation de courant intégrée est conçue pour éviter les dommages de surintensité et améliorer la fiabilité du VR proposé.

Cet article est structuré comme suit. Le principe et le mécanisme du VR proposé sont illustrés dans la section « Méthode », incluant le circuit OCP, le circuit DLT et d'amélioration transitoire, la méthode de renforcement de stabilité, et l'analyse PSR. Les résultats de performance et comparaisons avec d'autres littératures publiées sont montrés dans la section « Résultats et Discussion ». La section « Conclusion » tire la conclusion du VR proposé.

Méthode

Le circuit détaillé du VR proposé est montré en Fig. 1. Les transistors MOS basse tension standards, transistors haute tension, BJTs, transistors LDMOS de type N à déplétion (latéralement diffusés), et diodes sont nommés Mₙ, HVₙ, Qₙ, DNₙ, et Dₙ, respectivement dans la figure, où n est le numéro de séquence du dispositif concerné.

Le VR proposé inclut principalement cinq sous-modules : biais de courant, OCP, DLT, EA, et étage de sortie. Le circuit de biais de courant fournit le courant de polarisation pour tout le système régulateur. La tension de référence peut être générée de plusieurs façons différentes, et le circuit détaillé n'est pas montré ici. Une boucle de limitation de courant intégrée fonctionne comme circuit OCP pour limiter le courant de charge à une valeur prédéfinie. Le circuit d'amélioration transitoire, implémenté par DLT, atteint la suppression du survoltage et sous-voltage en adaptant le courant de charge pendant la procédure transitoire. La boucle de régulation à rétroaction négative est formée par l'EA et l'étage de puissance de sortie pour ajuster la tension de sortie. En supposant que la tension de sortie V_OUT et donc la tension de rétroaction V_FB était inférieure à la valeur désirée, la tension de grille du transistor de puissance DN1 serait tirée vers le haut avec l'aide de la boucle de régulation pour augmenter la tension de sortie, et vice versa. Finalement, la tension de sortie peut se stabiliser à V_OUT ≈ V₁ = V_REF(R_f1 + R_f2)/R_f2.

En Fig. 1, on peut remarquer que la tension de sortie du VR proposé alimente aussi le premier étage de gain de l'EA, ce qui est nommé SPT. Avec cette technique de multiplexage d'alimentation, la plupart des dispositifs dans la boucle de régulation peuvent être implémentés par des dispositifs basse tension. Comparé à leurs homologues haute tension, les dispositifs basse tension ont une performance plus haute, un coût plus bas, et une surface plus petite, ce qui rend la boucle de régulation proposée capable d'atteindre une bonne capacité de régulation beaucoup plus facilement. Quant au second étage de l'EA, Q3 et Q4 sont ajoutés pour relever le rail d'alimentation de masse, ce qui est adopté pour limiter la tension drain-source de M7, V_DS_M7. En d'autres termes, Q3 et Q4 peuvent prévenir M7 d'une grande pression de tension.

Pour la simplicité, le circuit simplifié est utilisé pour illustrer les idées d'innovation dans l'analyse subséquente.

Circuit OCP Proposé

La Fig. 2 montre le circuit OCP proposé. La boucle de limitation de courant proposée peut changer automatiquement le mode d'opération selon différentes conditions de charge. Le courant maximum du VR proposé peut être limité en réduisant la tension de grille du transistor de puissance quand une surcharge se produit.

Le mécanisme de l'OCP proposé est le suivant. Le transistor d'échantillonnage DN2 détecte proportionnellement le courant traversant DN1 qui est approximativement égal au courant de charge I_Load, ce qui fait que la chute de tension à travers R_S1, V_RS1, reflète le niveau de courant de charge. Une fois que V_RS1 atteint la tension d'allumage de QS1, HV8 et HV9 formeront un miroir de courant pour dériver un courant du second étage de l'EA. Alors, la tension de grille de DN1 peut être tirée vers le bas pour limiter le courant de charge à une valeur prédéfinie, qui peut être exprimée comme I_Load ≤ N × (V_EB(QS1)/R_S1) où N est le facteur de ratio de taille de DN1 à DN2. Le but de Q5 et HV6 est de fournir une tension de polarisation appropriée à HV7 et ainsi protéger QS1 de condition de sur-tension.

Il y a une boucle de rétroaction négative intégrée dans l'OCP proposé. Le gain de boucle T et le pôle dominant p_dominant de cette boucle de limitation de courant peuvent être donnés par : T = g_m_DN2 R_S1 g_m_QS1 R_gate_OC et p_dominant = 1/(R_gate_OC C_gate) où g_m_DN2 et g_m_QS1 sont les transconductances de DN2 et QS1, respectivement. R_gate_OC ≈ (g_m_HV10 r_o_HV10 r_o_M10) || r_o_M7 || r_o_HV9 et C_gate ≈ C_gs_DN1 sont la résistance de sortie équivalente et la capacitance au nœud de grille du transistor de puissance DN1 quand une surintensité se produit, respectivement. Quand le VR proposé fonctionne normalement sans surintensité, HV9 est en région de coupure, et ainsi, la résistance de sortie équivalente au nœud de grille de DN1 nommée R_gate peut être exprimée comme [(g_m_HV10 r_o_HV10 r_o_M10) || r_o_M7].

Circuit DLT et d'Amélioration Transitoire Proposé

La Fig. 3 montre le circuit d'amélioration transitoire utilisant DLT. Puisque le courant de charge est proportionnel à Vgs_DN1 et inversement proportionnel à Vsg_M9, le courant traversant M9 est plus grand à la condition de charge légère et proche de zéro sous condition de charge lourde. Par conséquent, quand le courant de charge augmente, un courant diminué peut être introduit dans la charge de sortie totale. Par cette méthode, ce circuit peut être égalisé à une charge dynamique, qui peut être utile à la fois pour l'amélioration transitoire et le renforcement de stabilité de la boucle de régulation.

Le principe d'opération détaillé d'amélioration transitoire est le suivant. Si le courant de charge subit une diminution soudaine, le courant traversant le transistor de puissance DN1 ne changera pas immédiatement due à la capacité d'ajustement de boucle limitée et au taux de variation. Ce courant, montré en Fig. 4a comme un chemin jaune, causera un survoltage à la tension de sortie et augmentera ainsi la chute de tension à travers R_S2 et M9. Alors un courant additionnel traversant R_S2 et M9, montré en Fig. 4a comme un chemin bleu, est généré à la sortie régulée pour annuler le courant du chemin jaune non désiré. Par conséquent, le pic de tension de sortie est réduit efficacement.

La Fig. 4b démontre le cas de changement de courant de charge légère à lourde, où un sous-voltage se produit à la sortie régulée et puis le courant traversant R_S2 et M9 diminue. Cela peut être équivalent à fournir une charge de courant réduite, donc le courant net traversant le transistor de puissance DN1 est augmenté, et la suppression de sous-voltage peut être atteinte.

Pour protéger M9 de surintensité, QS2 et D1 sont ajoutés. Quand la tension à travers R_S2 est plus grande que la tension d'allumage de QS2, le courant extra flottera dans QS2 et D1. Le courant maximum dans M9 est fixé à I_M9_max ≤ (V_BE_QS2/R_S2). Le but de D1 est de prévenir QS2 de tomber en région d'amplification inverse et de faire circuler un courant inverse, ce qui est un état anormal de la fonction de limitation de courant M9.

Renforcement de Stabilité du VR Proposé

Comme montré en Fig. 5, il y a trois pôles ω_p1, ω_p2, et ω_p3, et deux zéros ω_z1 et ω_z2 dans la boucle de contrôle, et le gain de boucle du VR proposé est A_Vloop = A_O β où A_O est le gain en boucle ouverte du VR, et β est le coefficient de rétroaction, β = R_F2/(R_F1 + R_F2). A_O = A_CD0 A_E0 (1+s/ω_Z1)(1+s/ω_Z2)/[(1+s/ω_P1)(1+s/ω_P3)(1+s/ω_P2)] où A_CD0 ≈ 1 est le gain basse fréquence de l'étage de puissance qui fonctionne comme suiveur de tension et A_E0 est le gain basse fréquence de l'EA, A_E0 = g_m_Q1 (r_o_M4 || r_o_M6) g_m_M7 R_gate.

En considérant l'effet Miller et la capacitance parasite au nœud de grille de DN1, les pôles et zéros s'écrivent comme : ω_p1 = 1/[g_m_M7 R_gate C_c × (r_o_M4 || r_o_M6)], ω_p2 = g_m_M7/C_gate, ω_p3 = 1/{(R_L || (g_m_DN1⁻¹ || R_DLT + R_0)) C_OUT}, ω_z1 = 1/[C_c (R_c - 1/g_m_M7)], ω_z2 = 1/[(R_0 || R_L) C_OUT] où R_DLT est la résistance équivalente du circuit d'amélioration transitoire ; C_OUT est le condensateur de sortie du VR proposé.

Puisque le condensateur de compensation C_C est agrandi par (g_m_M7 R_gate) due à l'effet Miller au nœud p1, le pôle ω_p1 est le pôle dominant. Le second pôle devrait être ω_p3, car C_OUT est généralement dans la gamme de plusieurs microfarads. Bien que le condensateur parasite C_gate soit relativement grand, il est encore plus petit que la capacitance équivalente au nœud p1 et le condensateur de sortie. De plus, la résistance au nœud p2 est juste 1/g_m_M7. Donc, le pôle ω_p2 est situé à haute fréquence. Le zéro ω_z1 est pour annuler le pôle mi-fréquence ω_p3. La résistance R_0 génère un zéro ω_z2 pour compenser le pôle parasite interne ω_p2. La stabilité du VR proposé peut être améliorée en augmentant la résistance R_0. Cependant, la résistance R_0 augmentera l'erreur de la tension de sortie due à la chute de tension causée par le courant de charge. Par conséquent, la résistance R_0 doit être fixée à une valeur raisonnable pour faire un bon compromis entre la précision de la tension de sortie et la stabilité de la boucle.

Dans un régulateur de tension conventionnel sans DLT, le pôle au nœud de sortie sera à différentes fréquences à cause du changement de courant de charge induisant une variation de transconductance du transistor de puissance. Comme le courant de charge augmente, la transconductance du transistor de puissance g_m_DN1 augmentera, et ainsi le pôle de sortie se déplacera vers haute fréquence tandis que les autres zéros et pôles restent à la même position, comme montré en Fig. 6a. Cela peut rendre la compensation de fréquence du système plus difficile et ralentir la réponse transitoire en condition de charge légère. Plus sérieusement, le système pourrait devenir instable.

Avec l'aide du DLT proposé, le VR présenté a une meilleure stabilité avec différentes charges. Comme analysé précédemment, le courant à travers le circuit de charge dynamique diminue quand le courant de charge augmente en état stable et vice versa. Puisque ce courant est fourni par DN1, il peut supprimer les variations de transconductance de DN1 dans une plage de courant de charge plus large, ce qui est utile pour la stabilité du système et la constance de bande passante pendant une plage de charge plus large en utilisant le DLT proposé. La réponse en fréquence du VR proposé est en Fig. 6b, qui peut garantir la stabilité avec réponse transitoire rapide.

Le condensateur de sortie fixe la position du zéro ω_z2. En plaçant le zéro-pôle raisonnablement, le système aura une meilleure stabilité avec différents C_OUT.

Analyse PSR du VR Proposé

Le PSR est un des paramètres critiques pour mesurer la performance des régulateurs de tension, et il fait référence à la capacité de rejet contre les ripples haute fréquence et le bruit provenant de la tension d'alimentation. La méthode d'analyse PSR proposée par Gupta est adoptée dans cette section, dont l'idée principale est de simplifier tout le système régulateur en un modèle de diviseur de tension. Comme montré en Fig. 7, il y a deux chemins de bruit de V_dd à V_out : chemin 1 transfère directement le bruit du drain du transistor de puissance DN1 à V_out ; chemin 2 est du second étage de l'EA à la grille du transistor de puissance DN1. L'effet du chemin 2 peut être exprimé comme A_path2 ≈ r_o_M7/(g_m_HV10 r_o_HV10 r_o_M10).

Comme montré en (15), A_path2 est très petit avec l'aide du SPT proposé et de la structure de miroir de courant en cascade. Cela fait que l'influence du chemin 1 est dominante dans l'analyse PSR.

Le modèle PSR simplifié du VR proposé est montré en Fig. 8, où r_o_DN1 est la résistance de sortie du transistor de puissance DN1 pour le chemin de bruit 1, la source de courant contrôlée provient du chemin de bruit 2, Z_B consiste en R_F1, R_F2, R_0, et C_OUT agissant comme filtre à haute fréquence, et Z_SH_FB est l'impédance équivalente incluant la fonction de boucle de rétroaction négative. Z_SH_FB peut être donné par Z_SH_FB = 1/[g_m_DN1(1+β A_E)] où g_m_DN1 est la transconductance du transistor de puissance DN1. Donc, la fonction de transfert PSR peut être exprimée comme PSR = V_out/V_dd = (1+g_m_DN1 r_o_DN1 A_path2)(Z_B || Z_SH_FB)/(r_o_DN1 + Z_B || Z_SH_FB).

En fixant délibérément le gain intrinsèque de HV10 bien plus grand que le transistor de puissance DN1, g_m_DN1 r_o_DN1 A_path2 << 1 peut être atteint, et ainsi la source de courant contrôlée peut être négligée. L'expression de PSR peut être simplifiée davantage comme PSR ≈ (Z_B || Z_SH_FB)/(r_o_DN1 + Z_B || Z_SH_FB). Puisque Z_B et Z_SH_FB changeront avec la variation de fréquence, il est nécessaire d'analyser la caractéristique de fréquence du PSR.

Basse Fréquence

À basse fréquence, le gain de l'EA est très haut, et C_OUT peut être traité comme circuit ouvert. Ainsi, Z_B >> Z_SH_FB et le PSR peut s'écrire comme PSR_LF ≈ 1/[g_m_DN1 r_o_DN1 (1+β A_E0)].

Fréquence Moyenne

L'impédance de Z_SH_FB augmentera car le gain de boucle diminue à fréquence moyenne. À ce stade, Z_SH_FB est encore petit, et le PSR est principalement affecté par le gain de boucle. En ce qui concerne (7), le PSR peut s'exprimer comme PSR_MF ≈ 1/[g_m_DN1 r_o_DN1 (1+β A_E0)] × (1+s/ω_p)/[1+s/(ω_p(1+β A_E0))]. Comme montré en (20), le PSR se dégrade, et le bruit de tension de sortie est plus sérieux pendant que la fréquence augmente dans la fréquence de gain unitaire.

Haute Fréquence

À cause de l'augmentation de fréquence, Z_SH_FB devient grand et finira par se rapprocher de 1/g_m_DN1. L'impédance de C_OUT devient plus petite, mais elle est encore bien plus grande que R_0. Donc R_0 peut être omis comme avant. Le PSR haute fréquence dépend de la division de tension entre r_o_DN1 et 1/g_m_DN1 mis en parallèle avec C_OUT, qui peut être représenté par PSR_HF ≈ 1/(g_m_DN1 r_o_DN1) × 1/[1+s C_OUT/g_m_DN1]. À haute fréquence, le bruit à la tension de sortie peut être grandement supprimé due à l'effet de C_OUT.

Comme analysé précédemment, la bonne capacité anti-bruit dans la gamme de fréquence complète du VR proposé est garantie par trois aspects. Premièrement, un gain de boucle élevé est adopté ; Deuxièmement, SPT fait que le bruit d'alimentation a peu d'impact sur la grille du transistor de puissance ; Troisièmement, le condensateur de sortie C_OUT peut améliorer le PSR à haute fréquence avec sa propriété de filtrage.

Résultats et Discussion

Le VR proposé a été implémenté dans une technologie BCD standard 0,35-μm. La photo de puce du régulateur fabriqué est montrée en Fig. 9, dont la surface active du cœur du VR est 290 μm × 900 μm.

La tension de sortie régulée du VR proposé est 5 V avec la tension d'alimentation variant de 5,5 à 30 V. Le condensateur de sortie est un condensateur céramique à faible coût. La capacitance du condensateur de sortie peut être réglée de 100 nF à 3,3 μF.

La Fig. 10 démontre la réponse en fréquence du VR proposé à différentes conditions de charge avec condensateur de sortie 100 nF et 3,3 μF. Le LDO proposé peut maintenir la stabilité dans une large gamme de valeurs de condensateur de sortie, et la forme d'onde de la réponse en fréquence de boucle a très peu de différence entre 0 et 30 mA de courant de charge, ce qui bénéficie du DLT proposé analysé avant.

Le résultat de vérification PSR avec condensateur de sortie 0,1 μF est montré en Fig. 11, où un −110 dB à basse fréquence et meilleur que −64 dB jusqu'à 10 MHz est atteint. À basse fréquence, le VR proposé a un bon PSR due au gain de boucle élevé. Le PSR devient mauvais dans la fréquence de gain unitaire à cause du pôle dominant ω_p. Le condensateur de sortie C_OUT améliore la caractéristique PSR à haute fréquence. Ces résultats montrent que c'est cohérent avec l'analyse précédente, et le VR proposé obtient un meilleur PSR dans la gamme de fréquence complète.

Le résultat de régulation de ligne du VR proposé est montré en Fig. 12. Dans la plage de tension d'entrée de 5,5 à 30 V, la tension de sortie ne varie que de 73,53 μV, ce qui résulte en une régulation de ligne de seulement 2,98 μV/V. Cela confirme l'efficacité du SPT proposé.

La Fig. 13 montre la réponse transitoire de la tension de sortie due à différents courants de charge. Le pic et la creux de la tension de sortie régulée sont d'environ 43 mV, 65 mV, 83 mV quand le courant de charge change de 0 à 18 mA, 28 mA, et 32 mA, respectivement. Cela résulte en une régulation de charge de 0,233 mV/mA, qui est principalement causée par R_0 pour la stabilité avec une large gamme de capacitance de sortie.

L'OCP mesuré est montré en Fig. 14. Afin de vérifier l'efficacité de l'OCP, le court-circuit est adopté en Fig. 14a. Comme montré en Fig. 14a, quand la surintensité se produit avec la tension de sortie tirée à la masse, le courant de sortie du VR proposé est maintenu autour de 40 mA. La Fig. 14b illustre une réponse transitoire entre surintensité et charge normale, ce qui indique que le VR proposé a une capacité d'auto-récupération quand la surcharge disparaît.

Le Tableau 1 fournit une comparaison de performance du LDO proposé et d'autres LDO précédemment publiés. En comparaison, ce LDO a la meilleure régulation de ligne et PSR, ce qui bénéficie du SPT proposé. La surface active sera davantage réduite si fabriquée en processus plus avancé.

Le Tableau 2 fournit une autre comparaison de performance se concentrant sur les LDO qui ont aussi une large plage d'alimentation. Avec l'aide du DLT et SPT proposés, ce travail a la meilleure régulation de ligne et la plus large plage d'alimentation comparé aux autres LDO. La fonction OCP additionnelle rend ce travail plus compétitif et fiable.

Conclusion

Un VR SPT haute stabilité avec DLT et OCP est implémenté dans un processus BCD standard 0,35-μm. Avec l'aide de SPT, la plupart de la boucle de régulation est alimentée par une tension de sortie régulée, ce qui est bénéfique pour l'amélioration de la stabilité et du PSR. Le DLT proposé est utile pour la réponse transitoire et la stabilité. De plus, le circuit OCP intégré peut prévenir le VR présenté des dommages par surcharge ou court-circuit. La régulation linéaire du VR proposé est 2,98 μV/V avec VDD de 5,5 à 30 V pendant que la tension de sortie régulée est 5 V, et la régulation de charge est 0,233 mV/mA avec courant de charge de 0 A à 30 mA. Le survoltage et sous-voltage pendant le changement de courant de charge est aussi petit en utilisant le circuit d'amélioration transitoire présenté. Le PSR à basse fréquence est −110 dB, et est meilleur que −64 dB jusqu'à 10 MHz. Une haute stabilité de boucle peut être atteinte dans une large gamme de condensateur de sortie et courant de charge, et ainsi le VR proposé est approprié pour les applications qui requièrent haute performance et fiabilité sous variations de condensateur de sortie et courant de charge.

Disponibilité des Données et Matériaux

Toutes les données générées ou analysées pendant cette étude sont incluses dans cet article publié.

Abréviations

VR :

Régulateur de tension

OCP :

Protection contre les surintensités

SPT :

Technique d'auto-alimentation

PSR :

Rejet d'alimentation

DLT :

Technique de charge dynamique

EA :

Amplificateur d'erreur