Redresseur commandé au silicium à haute tension de maintien avec recombinaison de porteurs embarquée pour protection ESD robuste et immune au latch-up

Résumé

Un nouveau redresseur commandé au silicium (SCR) à haute tension de maintien (HHV-SCR) compatible avec le procédé CMOS est présenté, conçu pour délivrer une protection contre les décharges électrostatiques (ESD) supérieure. En intégrant une région de recombinaison de trous (ou d'électrons) (H-RR ou E-RR), le dispositif non seulement recombine les porteurs minoritaires dans la base du transistor bipolaire parasite PNP (ou NPN) via une couche N+ (ou P+) légèrement dopée, mais introduit aussi une couche de recombinaison additionnelle qui supprime les porteurs d'avalanche de surface. Cette approche à double couche élève la tension de maintien (V_h) à 8,1 V — plus de quatre fois les 1,8 V typiques des SCR à déclenchement basse tension — tout en maintenant un courant de défaillance élevé (I_t2 > 2,6 A) et une augmentation de la figure de mérite (FOM) dépassant 400 %.

Introduction

L'intégration des semi-conducteurs a entraîné une réduction continue de la taille des caractéristiques, amplifiant l'impact des décharges électrostatiques (ESD) sur la fiabilité des dispositifs. Les éléments de protection ESD conventionnels tels que les diodes et les MOSFET N-canal grille-masse (ggNMOS) offrent de la robustesse mais occupent une grande surface de silicium. Les redresseurs commandés au silicium à déclenchement basse tension (LVTSCR) sont apparus comme une alternative compacte, délivrant une haute capacité de courant par unité de surface et une réponse rapide grâce à leur ggNMOS à basse tension de déclenchement (V_t1) embarqué. Cependant, la forte rétroaction positive inhérente aux LVTSCR produit une tension de maintien (V_h) très faible de 1-2 V, ce qui peut déclencher le latch-up et des événements de déclenchement transitoire erronés. Les stratégies existantes pour augmenter V_h — telles que l'ajout de régions ESD N+, de couches LDD P+, ou de techniques de clamp de tension d'émetteur — requièrent généralement des étapes de masque supplémentaires et peuvent dégrader la performance ESD par dissipation de puissance additionnelle ou V_h non ajustable.

Dans ce travail, nous proposons un nouveau SCR à haute tension de maintien (HHV-SCR) qui atteint simultanément un V_h élevé, un courant de défaillance élevé (I_t2) et un V_h ajustable sans masques supplémentaires ni étapes de procédé. Les tests par impulsion ligne de transmission (TLP) confirment que V_h peut être augmenté au-delà de 8 V tout en préservant un I_t2 robuste et une grande figure de mérite (FOM).

Méthode

La performance du dispositif était évaluée par simulations TCAD Synopsys Medici. Nous employions les modèles IMPACT.I, BGN, CONMOB, FLDMOB, SRH et SRFMOB pour capturer l'ionisation par impact, le rétrécissement de gap, la mobilité des porteurs et la recombinaison Shockley-Read-Hall. Les structures H-RR et E-RR étaient optimisées pour maximiser V_h et la densité de puissance (P_M). Les HHV-SCR fabriqués et les LVTSCR de référence étaient caractérisés avec un système TLP commercial.

Structure et mécanisme

La coupe schématique (Fig. 1a) et le diagramme de layout (Fig. 1b) illustrent l'innovation clé : des couches N+ et P+ flottantes formant les H-RR et E-RR. Dans le H-RR, une couche N+ légèrement dopée (TN+) est adjacente à la région P+ anode, tandis qu'une P+ additionnelle (TP+) est placée à côté du N+ flottant. Le E-RR miroite cet arrangement du côté cathode. Durant un événement ESD haute tension, la jonction TN+/P-well/TP+ à faible claquage se déclenche en premier, initiant un courant d'avalanche qui active les transistors bipolaires parasites. Le N+ flottant (ou P+) dans le H-RR (ou E-RR) recombine rapidement les porteurs minoritaires injectés depuis le bord de l'anode (ou cathode), réduisant le gain de courant (β) du transistor parasite et éliminant les effets bipolaires de surface. Simultanément, la couche P+ (ou N+) additionnelle dans la région de recombinaison capture les porteurs d'avalanche de surface, supprimant davantage le chemin de courant de surface. Ce mécanisme de double recombinaison élève la tension de maintien tout en préservant la haute capacité de courant.

Résultats et discussion

Résultats simulés

Les simulations TCAD du LVTSCR et HHV-SCR (Fig. 2) révèlent que le V_h du HHV-SCR augmente de 4,6 V à 8,1 V alors que l'espacement H-RR (d1) est réduit de 0,6 µm à 0 µm pour une longueur de dispositif fixe (d2 = 0,5 µm). Le raccourcissement de d1 améliore l'efficacité de recombinaison du N+ flottant dans le H-RR, produisant un β parasite plus faible et un V_h plus élevé. L'extension de d2 à 1 µm améliore davantage V_h en augmentant la longueur de dispositif active. L'ajout d'une couche P+ fortement dopée dans le H-RR (ou N+ dans le E-RR) élève V_h de 7,1 V (sans la couche additionnelle) à environ 9,5 V, comme montré en Fig. 2c. L'ajustement des largeurs des couches flottantes (d5) permet d'accorder la tension de déclenchement (V_t1) de 12 V down à 9,0 V sans affecter V_h (Fig. 2d), permettant la compatibilité avec les familles logiques 5 V.

Résultats expérimentaux

Tous les dispositifs étaient fabriqués avec une largeur totale (W) de 50 µm et un layout à doigt unique pour comparaison directe des paramètres (voir Tableaux 1 et 2). Les mesures TLP (Fig. 4) démontrent que le V_h du HHV-SCR augmente de 5,5 V à 8,0 V alors que d1 est réduit de 0,6 µm à 0 µm, surpassant les 1,8 V du LVTSCR. L'augmentation de d2 à 1 µm élève davantage V_h (Fig. 5). La tension de clamp (V_CL) reste dans des limites acceptables (HBM = 2 kV, I_TLP = 1,3 A) pour les dispositifs 50 µm, bien que des contraintes ESD plus fortes puissent défier la largeur de dispositif limitée. L'extension de la largeur de doigt à 300 µm (pour d1 = 0,6 µm, d4 = 0,5 µm ou 0 µm) préserve V_CL tout en délivrant une résistance dynamique exceptionnellement faible (R_dy ≈ 0,7 Ω), une robustesse ESD supérieure (It2 > 10 A) et un V_h élevé de 6,7 V. L'influence du P+ additionnel dans le H-RR est confirmée par la différence de performance entre dispositifs avec d4 = 0 µm et d4 = 0,5 µm.

Conclusion

Le HHV-SCR, compatible avec les procédés CMOS standards, délivre une tension de maintien excédant 8 V — plus de 450 % supérieure aux 1,8 V des LVTSCR conventionnels — tout en soutenant un courant de défaillance élevé et une figure de mérite améliorée de plus de 400 %. Le V_h du dispositif peut être accordé de 5,5 V à 8,1 V sans sacrifier la surface ni la capacité de courant, et sa performance en densité de puissance surpasse celle du LVTSCR de base de plus de 200 %. Ces résultats établissent le HHV-SCR comme une solution compacte, immune au latch-up et robuste pour la protection ESD moderne.

Disponibilité des données et matériaux

Toutes les données générées ou analysées pendant cette étude sont incluses dans cet article publié.