Bi-couche Ta₂O₅/TaOₓ par recuit basse température améliore la fiabilité CBRAM

Résumé

Les architectures bi-couches sont couramment employées pour améliorer la fiabilité de la mémoire à accès aléatoire à pont conductif (CBRAM). Ici, nous introduisons une méthode rentable, compatible CMOS, qui génère une bi-couche Ta₂O₅/TaOₓ par un recuit à basse température. La surcouche TaOₓ sert de résistance externe qui limite le courant de SET, permettant l'auto-conformité et éliminant le dépassement qui élargit les distributions d'état de haute résistance (HRS) et de basse résistance (LRS). Par conséquent, la rétention du LRS est nettement améliorée grâce au recuit des défauts dans le film de commutation. Cette approche offre une voie simple pour renforcer la fiabilité du CBRAM.

Introduction

La mémoire à commutation résistive à pont conductif (CBRAM) est une technologie de mémoire non volatile de prochaine génération prometteuse, prisée pour son évolutivité exceptionnelle, sa complexité structurelle minimale, sa compatibilité avec l'intégration 3D et ses vitesses de commutation rapides [1-3]. Malgré ces avantages, les problèmes de fiabilité – particulièrement la rétention des données et l'endurance – restent les principaux obstacles au déploiement commercial. L'ingénierie de structure est apparue comme la stratégie la plus efficace pour atténuer ces défis [4-7]. Par exemple, Zhao et al. ont introduit une intercalaire de graphène nano-poreux qui confine l'injection de cations et améliore nettement la performance du dispositif [8], bien que sa complexité de fabrication entrave l'intégration CMOS. Gong et al. ont démontré une couche interfaciale CuSiN auto-alignée, compatible CMOS, qui améliore la rétention de l'état de basse résistance (LRS) [9]. De même, Cao et al. ont employé une barrière TiN pour supprimer la surcroissance de filaments et éliminer le comportement SET négatif [10]. Bien que ces conceptions bi-couches améliorent avec succès la fiabilité, elles impliquent souvent des flux de processus complexes ou une vitesse de programmation réduite.

Nous présentons ici une technique de recuit à basse température compatible CMOS qui forme spontanément une bi-couche Ta₂O₅/TaOₓ. La structure résultante améliore non seulement la fiabilité mais préserve également la vitesse de programmation en évitant une étape de formage séparée. Nous montrons que la couche TaOₓ agit comme une résistance en série qui impose l'auto-conformité lors des opérations SET, supprimant ainsi la surcroissance de filaments et stabilisant les distributions HRS/LRS.

Méthodes

La fabrication du dispositif a commencé avec un bouchon de tungstène (W) de 1 µm de diamètre servant d'électrode inférieure (BE) après polissage chimico-mécanique. Un film de Ta de 5 nm a été déposé par pulvérisation magnétron DC et ensuite oxydé dans une chambre de dépôt chimique en phase vapeur assisté par plasma (PECVD) à 350 °C pendant 300 s sous O₂, produisant du Ta₂O₅. Une électrode supérieure (TE) en cuivre (Cu) de 40 nm a ensuite été pulvérisée et structurée par lithographie. La définition de la cellule a été réalisée par gravure ionique réactive dans un mélange SF₆/C₃F₈ en utilisant la TE comme masque dur, suivie de l'isolement du BE en utilisant le pad Al. Finalement, un recuit à basse température compatible CMOS à 400 °C pendant 30 min a été appliqué à toute la pile, induisant la formation de la surcouche TaOₓ. Les dimensions du dispositif étaient dictées par la surface de BE de 1 µm². Pour comparaison, une référence non recuite a également été fabriquée. La caractérisation électrique a utilisé un analyseur de paramètres semiconducteurs Keithley 4200-SCS, avec une tension appliquée à la TE Cu tandis que le BE W était mis à la terre.

Résultats et discussion

La spectroscopie photoélectronique aux rayons X (XPS) a été utilisée pour examiner les états chimiques du Ta et de l'O dans les films de Ta₂O₅ avant et après recuit. Les spectres de surface ont révélé un doublet 4f caractéristique du Ta₂O₅ (énergies de liaison 26,70 eV et 28,60 eV) indiquant la présence de Ta entièrement oxydé (Fig. 1a). Le profilage en profondeur a montré que, sous la surface, des pics de Ta métallique (22,33 eV et 23,96 eV) apparaissaient dans l'échantillon non recuit, confirmant une oxydation incomplète. Après recuit, les spectres affichaient une coexistence d'états Ta₂O₅ et Ta⁴⁺ jusqu'à ~4 nm de profondeur, avec une réduction progressive du composant Ta⁵⁺ et un signal O uniforme à travers le film (Fig. 1d-f). Ces résultats démontrent que le recuit transforme l'oxygène adsorbé en oxygène de réseau, formant une surcouche TaOₓ de ~3,5 nm au-dessus du Ta₂O₅ de 4 nm.

La Figure 2a,b compare les caractéristiques I-V des dispositifs Cu/Ta₂O₅/W avec et sans recuit sous balayage DC. Les deux dispositifs commencent dans un état de haute résistance (R_initial ≈ 10⁹ Ω et 10¹⁰ Ω respectivement), le dispositif recuit présentant un R_initial plus élevé en raison de l'oxyde plus épais. Importamment, la cellule recuite ne nécessite pas d'étape de formage séparée. Dans le dispositif non recuit, le LRS est atteint brutalement à une tension critique, accompagné d'un dépassement qui produit un courant de RESET bien au-delà de la limite de conformité. Cette instabilité se manifeste par une fenêtre HRS/LRS hautement variable (~ 20× sur 200 cycles, Fig. 3b). Inversement, la cellule recuite affiche une augmentation progressive du courant qui se clamp naturellement au courant de conformité, éliminant le dépassement et atteignant une fenêtre de mémoire stable de ~ 10⁴× sur les cycles (Fig. 2b).

L'absence de dépassement dans le dispositif recuit est en outre confirmée par la distribution étroite de I_RESET et son alignement avec les valeurs I_SET (Fig. 3a). L'uniformité dispositif-à-dispositif a été quantifiée en mesurant R_ON et R_OFF sur 20 cellules. Les dispositifs recuits présentaient des valeurs R_ON entre 10⁴ Ω et 10⁵ Ω, tandis que les dispositifs non recuits s'étendaient de 10² Ω à 10⁵ Ω, reflétant la résistance en série contribuée par TaOₓ. L'écart-type de R_OFF est passé de 4,84 à 1,39, soulignant l'uniformité améliorée.

Le cyclage sous conditions DC a révélé que le dispositif non recuit perd son rapport HRS/LRS après ~ 10⁴ cycles, avec des erreurs douces occasionnelles (Fig. 4a). En contraste frappant, le dispositif recuit maintient un robuste rapport ~ 10⁴ sur 10⁶ cycles (Fig. 4b). Les tests d'endurance en mode impulsion, optimisés pour 3 V/100 ns (SET), –2 V/200 ns (RESET) et 0,1 V/50 ns (READ), confirment la durabilité supérieure de la structure recuite (Fig. 4c,d). L'endurance améliorée est attribuée à la suppression par la couche TaOₓ de la surcroissance de filaments dans l'électrode opposée, ce qui entrave autrement le RESET et induit un comportement SET négatif.

Les tests de rétention à 150 °C démontrent que les dispositifs non recuits échouent dans les 10⁴ s, alors que les cellules recuites conservent à la fois HRS et LRS sur toute la fenêtre de mesure (Fig. 5a,b). Une analyse d'Arrhenius extrapolé une durée de vie à 85 °C d'environ 10 ans pour les dispositifs recuits, cohérente avec les performances CBRAM de pointe [17,18]. La rétention améliorée est attribuée au recuit des défauts qui ralentit la diffusion des ions Cu.

La Figure 6 illustre le mécanisme de commutation. Dans la pile non recuite (Cu/Ta₂O₅/Ta/W), les ions Cu migrent à travers le Ta₂O₅, formant un filament conducteur qui surcroît dans l'électrode opposée pendant le SET. Pendant le RESET, les ions Cu⁺ résiduels dérivent en arrière, laissant une pointe de filament partielle et réduisant la variabilité du HRS. Dans la pile recuite (Cu/Ta₂O₅/TaOₓ/W), la couche TaOₓ à haute résistance présente une barrière de diffusion (diffusivité Cu ≈ 4,9 × 10⁻²⁰ cm² s⁻¹ vs 1,0 × 10⁻⁶ cm² s⁻¹ dans le Ta), limitant efficacement la croissance du filament et produisant un RESET plus stable.

Conclusions

En intégrant une surcouche TaOₓ via un recuit à basse température, nous avons fabriqué un CBRAM bi-couche Ta₂O₅/TaOₓ qui présente l'auto-conformité, une uniformité HRS/LRS supérieure et une endurance et rétention nettement améliorées. Cette approche simple, compatible CMOS, offre une voie rentable pour répondre aux exigences de fiabilité de la mémoire non volatile de prochaine génération.

Abréviations

CBRAM :

Mémoire à accès aléatoire à pont conductif

HRS :

États de haute résistance

LRS :

États de basse résistance

NVM :

Mémoire non volatile

PECVD :

Dépôt chimique en phase vapeur assisté par plasma

TE :

Électrode supérieure