FETs source-drain 2 nm : Conception de grille rectangulaire en canal U à haute performance

Résumé

Un nouveau FET à grille rectangulaire canal U (RGUC FET) à haute performance pour une distance intégrée extrême entre les contacts source et drain est proposé dans cet article. Le RGUC FET présente des caractéristiques de sous-seuil quasi-idéales jusqu'à ce que la distance entre les contacts source/drain (S/D) soit réduite à 2 nm. Différent des autres FETs à canal en creux ou en U, les contacts de grille n'ont pas besoin d'être formés dans la région en creux mais seulement dans une couche d'espacement pour l'isolation entre les deux parties verticales de chaque côté du canal en U. Ses avantages structurels permettent son application à la fabrication de circuits intégrés à plus haute intégration pour une distance intégrée extrême entre les contacts source et drain. Les propriétés électriques du RGUC FET ont été minutieusement étudiées en examinant l'influence des paramètres de conception, notamment la distance horizontale entre les contacts S/D, la hauteur d'extension de la région S/D, et l'épaisseur et le matériau de la couche d'oxyde de grille. Les propriétés électriques du RGUC FET sont vérifiées par simulation quantique. Comparé aux autres FETs multi-grilles à canal non-planaire, le nouveau RGUC FET est adapté à une intégration plus élevée.

Introduction

En tant que l'un des dispositifs les plus prometteurs utilisés dans les circuits intégrés (CI) à l'échelle nanométrique, le transistor à effet de champ sans jonction (JL FET) qui présente des caractéristiques électriques remarquables par rapport aux FETs MOS (metal oxide semiconductor) conventionnels à base de jonctions, en plus de sa simplicité de fabrication, a été profondément étudié ces dernières années [1,2,3,4]. Alors que l'augmentation de la tension de grille forme la région d'accumulation dans le canal, résultant en un courant de passage plus grand [5], l'introduction du FET multi-grilles (MG) a renforcé la contrôlabilité du courant source-drain par la tension de grille, résultant en de bien meilleures propriétés de sous-seuil du dispositif. Les FETs JL MG ont également été largement étudiés pendant des années [6,7,8]. Bien que le MOSFET à canal vertical gate-all-around montre une performance I-V quasi-idéale avec un rayon de seulement quelques nanomètres, le canal vertical fait que les contacts source et drain ne peuvent pas être fabriqués dans la même couche, ce qui rend la disposition des CI incompatible avec la technologie planaire. De plus, comme la fabrication des semi-conducteurs a été forcée de réduire la longueur du canal à moins de 10 nm, les FETs MG font face à nouveau à l'effet de canal court [9,10,11]. Afin de surmonter l'effet de canal court, les MOSFETs à canal en creux deviennent un sujet brûlant ces dernières années [12,13,14,15,16]. Le travail de modélisation et de simulation des MOSFETs à canal en creux est également mené de manière exhaustive [17,18,19,20]. Un MOSFET à canal en creux a à la fois des parties de canal verticales planes sous les contacts source et drain et une partie de canal horizontal planaire. Il prolonge en fait la longueur de canal effective par rapport aux MOSFETs conventionnels avec seulement le canal horizontal planaire. Pour le dispositif avec la même distance entre les contacts source et drain, il peut être plus immunisé contre l'effet de canal court par rapport aux MOSFETs conventionnels à canal planaire ; cependant, les données expérimentales montrent que le swing de sous-seuil des MOSFETs avec canal en creux ne peut pas réaliser un swing de sous-seuil idéal avec une longueur de canal effective sous 100 nm. C'est parce que bien que la longueur du canal soit prolongée, la contrôlabilité de la grille n'est pas renforcée comme pour les FETs MG. Il convient de noter qu'il est préférable de définir un nouveau paramètre géométrique clé lié à la description de l'intégration, au lieu de la longueur du canal. La distance entre les contacts source et drain est plus réaliste et efficace car le but final de la conception du dispositif à l'échelle nanométrique est la réalisation de la meilleure performance dans une zone de puce donnée limitée, et la taille réelle du dispositif est liée à la largeur du canal et à la distance entre les contacts source et drain. Afin de combiner les avantages des FETs MG et des MOSFETs à canal en creux, dans nos travaux précédents, nous avons proposé des FETs à grille en selle avec un canal en U [21,22,23], qui promeut la contrôlabilité de la grille sur la partie de canal horizontal du canal en creux d'un type grille unique planaire à un type triple-grille 3-D. Après cela, nous avons mis à niveau cette caractéristique triple-grille 3-D formée non seulement dans la partie de canal horizontal mais aussi dans les deux parties de canal verticales. Ce dispositif est nommé FETs à grille H canal U, et le canal en creux est correspondamment mis à niveau en un canal tubulaire en U 3-D aussi [24]. Comme mentionné ci-dessus, le but final de la conception du dispositif à l'échelle nanométrique est la réalisation de la meilleure performance dans une zone de puce donnée limitée par optimisation. Pour réaliser un dispositif optimisé à haute performance, à la fois la structure de grille et la structure de canal correspondante doivent être bien considérées et conçues. Aussi la complexité de fabrication doit être bien considérée. Les dispositifs mentionnés ci-dessus tels que le dispositif à canal en creux, les FETs à selle précédemment proposés, et les FETs HGUC ont un terrain commun, une structure sandwich d'oxyde de grille/grille/oxyde de grille doit être bien formée dans la petite région en creux. Cette caractéristique structurelle limite sa promotion ultérieure de l'intégration. Il semble qu'un bon moyen de promouvoir l'intégration est de simplifier la caractéristique structurelle dans la région en creux et de maintenir en même temps la capacité de contrôle de la grille sur la partie de canal verticale et la partie de canal horizontale du canal en U. Afin de réaliser ces caractéristiques et fonctions de dispositif, dans cet article, nous proposons un nouveau FET à grille rectangulaire canal U (RGUC FET) pour une distance intégrée extrême entre les contacts source et drain. Il a un canal en forme de U qui peut prolonger la longueur de canal effective sans augmenter la distance entre les contacts source et drain. Comparé aux autres FETs à canal en U, le RGUC FET a une structure interne plus simple dans la région en creux du canal en U ; par la suite, il peut réaliser une fabrication plus simple dans la partie interne de la région en creux et une distance plus petite entre les contacts source et drain (intégration plus élevée). La structure proposée a une meilleure contrôlabilité de la grille et un courant de fuite inverse plus petit accompagné d'un ratio I_ON/I_OFF plus élevé. La distance entre le contact source et le contact drain peut être réduite à moins de 2 nm. L'ensemble des propriétés électriques sont analysées par simulations quantiques.

Méthodes

La Figure 1a présente la vue schématique 3D du RGUC FET, et les Figures 1b à d sont des profils du dispositif coupés selon les plans A, B, C et D montrés dans la Figure 1a. W est la largeur du corps de silicium, t_b est l'épaisseur du corps de silicium, h_in est la hauteur intérieure de l'espacement dans la région en creux, h_ex est la hauteur de la région d'extension source/drain, t_ox est l'épaisseur de l'oxyde de grille autour du corps de silicium, et t_sp est l'épaisseur de l'espacement de la couche isolante déposée dans la région en creux du canal en U qui équivaut à la distance entre le contact source et le contact drain.

a Vue schématique 3D du RGUC FET. b Profils du dispositif coupés selon le plan A de a. c Profils du dispositif coupés selon le plan B de a. d Profils du dispositif coupés selon le plan C de a

Puisque l'épaisseur du corps de silicium est inférieure à 6 nm, des simulations quantiques sont introduites dans cet article au lieu de simulations classiques pour obtenir des résultats de simulation plus précis. Toutes les simulations sont effectuées en utilisant le TCAD de SILVACO Atlas 3D device simulation, en utilisant le modèle de mobilité dépendant de la concentration, le modèle Shockley-Read-Hall dépendant de la concentration, le modèle de recombinaison Auger, le modèle de rétrécissement de bande, le modèle standard de tunnel bande-à-bande et le modèle de potentiel quantique de Bohm [25]. Les paramètres de simulation sont listés dans le Tableau 1. Les deux parties verticales du corps sont en fait des cubes à quatre faces, les surfaces supérieures desquelles sont recouvertes par la région source ou drain et la surface inférieure sont toutes deux connectées à la partie horizontale du corps. Les trois côtés externes des parties verticales du corps sont entourés par l'oxyde de grille et le contact de grille rectangulaire, et l'autre côté interne est connecté à l'espacement interne dans la région en creux. Les quatre côtés du corps horizontal sont tous entourés par l'oxyde de grille et le contact de grille rectangulaire. Il est concevable que la grille rectangulaire a une forte capacité de contrôle par effet de champ sur le corps horizontal et les deux parties verticales en raison des caractéristiques structurelles mentionnées ci-dessus. Et, l'espacement interne prolonge en fait la distance du chemin le plus court entre les contacts source et drain dans le silicium ce qui pourrait éliminer l'effet de canal court qui ne peut pas être évité pour les dispositifs multi-grilles avec des caractéristiques de canal planaire. Comparé aux autres dispositifs à canal 3-D [21,22,23,24], la structure proposée n'a pas besoin de formation de grille dans la région en creux, ce qui réduit largement la complexité de la structure interne de la région en creux.

Résultats et Discussions

Le modèle de potentiel quantique de Bohm (BQP) calcule un terme d'énergie potentielle dépendant de la position en utilisant une équation auxiliaire dérivée de l'interprétation de Bohm de la mécanique quantique. Ce modèle est dérivé de la physique pure et permet au modèle d'approximer le comportement quantique de différentes classes de dispositifs ainsi qu'une gamme de matériaux. Les effets de confinement quantique sur la performance du dispositif, y compris les caractéristiques I-V, seront alors calculés avec une bonne approximation. Des études antérieures montrent que le courant de fuite de grille est négligeable pour les cas d'épaisseur d'oxyde supérieure à 0,5 nm [7, 26].

La Figure 2a montre les comparaisons des caractéristiques drain-source courant tension grille-source (I_DS-V_GS) du RGUC FET avec différents h_in sur les échelles logarithmique et linéaire. La Figure 2b montre les comparaisons des swings de sous-seuil (SS) et du ratio I_ON/I_OFF du RGUC FET avec différents h_in. Avec l'augmentation de h_in, le chemin vertical de l'ensemble du canal de la source au drain est continuellement augmenté, puis la longueur de canal effective la plus courte augmente progressivement, et l'effet de canal court s'affaiblit progressivement et est finalement éliminé. Le SS peut réaliser une valeur quasi-idéale de 65 mV/déc pour h_in atteint 10 nm. Le ratio I_ON/I_OFF augmente aussi d'environ 35 fois pour h_in augmente de 2 à 10 nm en raison du SS continuellement diminué. Le h_in prolongé fait que la distance du chemin le plus court de la source au drain augmente de 6 à 22 nm, ce qui équivaut à 2 h_in + t_sp et est équivalent à la longueur de canal effective de la structure proposée. La Figure 2c et d montrent une distribution de concentration d'électrons 2-D dans le corps de silicium en état bloqué pour le dispositif avec 2 nm et 10 nm h_in, respectivement. Pour le cas de 2 nm, la concentration d'électrons la plus élevée dans la région du corps horizontal est d'environ 10¹² cm⁻³ et la distance entre le contact source/drain et la région du corps horizontal est très courte. Par la suite, le biais source/drain affecte sérieusement la distribution d'électrons dans la région du corps horizontal ; la solution est de prolonger le canal vertical qui maintient la source/drain loin de la région du corps horizontal. Pour le cas de 10 nm, dans la Fig. 2d, nous voyons que la concentration d'électrons la plus élevée dans la région du corps horizontal est réduite à 10⁹ cm⁻³, et cela crée une région plus idéalement complètement déplétée pour l'état bloqué qui apporte un niveau de courant de fuite beaucoup plus bas.

a Les comparaisons des caractéristiques I_DS-V_GS du RGUC FET avec différents h_in sur les échelles logarithmique et linéaire. b Les comparaisons des swings de sous-seuil (SS) et du ratio I_ON/I_OFF du RGUC FET avec différents h_in. c Distribution de concentration d'électrons 2-D dans le corps de silicium en état bloqué pour le dispositif avec 2 nm h_in. d Distribution de concentration d'électrons 2-D dans le corps de silicium en état bloqué pour le dispositif avec 10 nm h_in

La Figure 3a montre les comparaisons des caractéristiques I_DS-V_GS du RGUC FET avec différents t_sp sur les échelles logarithmique et linéaire. La Figure 3b montre les comparaisons des swings de sous-seuil (SS) et du ratio I_ON/I_OFF du RGUC FET avec différents t_sp. Avec la diminution de t_sp, la distance entre les contacts source et drain est continuellement diminuée aussi. Le courant de fuite est principalement induit par le courant de tunnel bande-à-bande. La probabilité de tunnel est proportionnelle à la courbure de bande qui peut être équivalente à l'intensité du champ électrique en un certain point. Le courant de tunnel total est la somme du courant de tunnel généré en chaque point de la région du corps.

a Les comparaisons des caractéristiques I_DS-V_GS du RGUC FET avec différents t_sp sur les échelles logarithmique et linéaire. b Les comparaisons des swings de sous-seuil (SS) et du ratio I_ON/I_OFF du RGUC FET avec différents t_sp. c Distribution de champ électrique 2-D dans le corps de silicium en état bloqué pour le dispositif avec 2 nm t_sp. d Distribution de champ électrique 2-D dans le corps de silicium en état bloqué pour le dispositif avec 0,5 nm t_sp. e Distribution de concentration d'électrons 2-D dans le corps de silicium en état bloqué pour le dispositif avec 0,5 nm t_sp

La Figure 3c et la Fig. 2d montrent une distribution de champ électrique 2-D dans le corps de silicium en état bloqué pour le dispositif avec 2 nm et 0,5 nm t_sp, respectivement. Pour une épaisseur d'espacement plus grande ou un biais drain-source (V_DS) plus petit, l'intensité du champ électrique sur l'interface entre l'espacement dans la région en creux n'est pas assez forte pour produire une grande quantité de courant de fuite. L'intensité de champ électrique la plus forte apparaît près de l'interface entre l'oxyde de grille et la partie verticale du corps, ce qui est décidé par V_GD. Cependant, si la distance source-drain est diminuée à moins de 1 nm (moins que l'épaisseur de l'oxyde de grille), l'intensité de champ la plus forte apparaît près de l'interface entre l'espacement dans la région en creux et les deux parties verticales du corps. On peut voir que lorsque t_sp est inférieur à 1 nm, pour un V_DS plus grand (0,5 V par exemple), le courant de fuite est presque indépendant du biais de grille et principalement décidé par le V_DS. Le SS est presque indépendant de t_sp et maintient une valeur quasi-idéale de 65 mV/déc pour un cas h_in = 10 nm jusqu'à ce que t_sp soit inférieur à 2 nm. Le ratio I_ON/I_OFF maintient 10⁸ jusqu'à t_sp = 2 nm et est sérieusement dégradé pour t_sp inférieur à 2 nm en raison de l'augmentation du courant de fuite induite par le champ électrique fort apparaissant près de l'interface entre l'espacement dans la région en creux et les deux parties verticales du corps. L'intensité du champ électrique du corps de silicium dans la région du corps est globalement améliorée pour le cas 0,5 nm t_sp. La Figure 3e montre la distribution de concentration d'électrons 2-D dans le corps de silicium en état bloqué pour le dispositif avec 0,5 nm t_sp. Comparé avec la Fig. 2d, on voit clairement que la concentration d'électrons dans la région du corps horizontal est agrandie de 10⁹ à 10¹⁰ cm⁻³. De plus, la dimension de 0,5 nm d'épaisseur d'espacement est très proche d'une monocouche moléculaire, ce qui peut causer une dégradation de la propriété d'isolation de la couche d'espacement à un certain degré. Pour les raisons mentionnées ci-dessus, le t_sp est suggéré d'être 2 nm pour une conception à haute intégration et faible fuite, faible consommation d'énergie.

La Figure 4 montre le I_DS-V_DS du RGUC FET proposé avec une structure optimisée sous différents.

I_DS-V_DS caractéristique du RGUC FET proposé avec paramètres de dispositif optimisés

V_GS valeurs, le SS duquel est d'environ 63 mV/déc, et le ION/IOFF est 10⁹ ~ 10¹⁰. Le courant saturé augmente à mesure que V_GS augmente.

Conclusions

Un nouveau RGUC FET à haute intégration et haute performance est proposé dans cet article, qui présente de faibles swings de sous-seuil et un ratio I_ON/I_OFF plus élevé. La distance entre les contacts source/drain (S/D) peut être réduite à 2 nm, avec des caractéristiques quasi-idéales telles que SS, courant de fuite inverse, et ratio I_ON/I_OFF. Toutes les propriétés électriques sont simulées avec des modèles quantiques pour assurer des résultats plus précis.

Abréviations

BQP :

Potentiel quantique de Bohm

FET :

Transistor à effet de champ

h _ex :

Hauteur d'extension de l'espacement entre la région S/D

h _in :

Hauteur intérieure de l'espacement dans la région en creux

I _OFF :

Courant bloqué

I _ON :

Courant passant

JL :

Sans jonction

MOS :

Métal oxyde semi-conducteur

N _D :

Concentration de dopage

RGUC :

Grille rectangulaire canal U

S/D :

Source/drain

SS :

Swing de sous-seuil

t _bh :

Épaisseur du corps horizontal

t _bv :

Épaisseur du corps vertical

t _gate :

Longueur verticale de la grille

t _ox :

Épaisseur de la couche d'oxyde de grille

t _sp :

Épaisseur de l'espacement entre la région S/D

V _DS :

Tension drain-source

V _GS :

Tension grille-source

W :

Largeur du corps