Double fonctionnalité des dispositifs V/SiOx/AlOy/p++Si : sélecteur et commutation mémoire contrôlés par le courant de compliance

Résumé

Cette étude démontre qu'une seule cellule mémoire résistive V/SiOₓ/AlOᵧ/p⁺⁺Si peut fonctionner soit comme sélecteur, soit comme élément mémoire simplement en ajustant la limite de courant de compliance (CCL). Lorsqu'un CCL bas de 1 µA est appliqué lors d'une étape de formage positive, le dispositif exhibe une commutation de seuil unidirectionnelle, attribuable à une transition métal-isolant (TMI) dans la couche VOₓ formée à l'électrode vanadium. Un CCL plus élevé de 30 µA induit cependant une commutation résistive bipolaire gouvernée par la formation et la rupture d'un filament conducteur dans la couche SiOₓ. Une couche AlOᵧ de 1,5 nm à haute conductivité thermique réduit le courant de fuite dans les deux modes, et les mesures température-dépendantes révèlent une barrière d'énergie élevée (0,463 eV) dans l'état de basse résistance (LRS), augmentant la non-linéarité aux CCL bas. La coexistence de ces deux fonctions offre une flexibilité pour concevoir des réseaux croisés combinant capacités sélecteur et mémoire.

Contexte

La mémoire à accès aléatoire résistive (RRAM) est candidate de premier plan pour mémoire non-volatile de nouvelle génération grâce à sa commutation ultrarapide, faible consommation, stockage multiniveau, haute évolutivité et compatibilité empilement 3D. La RRAM peut combler l'écart performance entre DRAM et SSD, servant de mémoire de classe stockage (SCM). Cependant, un défi critique persiste : les chemins de courant de fuite dans les réseaux croisés denses. Les dispositifs sélecteurs avec caractéristiques courant-tension (I-V) non-linéaires sont essentiels pour supprimer ces courants parasites. Divers concepts de sélecteurs — commutation résistive complémentaire, barrières tunnel, commutation de seuil à base d'Ag, sélecteurs type diode, commutation de seuil ovonique, transitions métal-isolant — ont été explorés. Le VOₓ est un matériau TMI prototypique, tandis que le SiO₂ est largement utilisé comme couche de passivation. Le SiOₓ riche en Si (x < 2) offre compatibilité CMOS et peut servir de couche à changement de résistance dans la RRAM, permettant commutation filamentaire ou mécanismes de changement de valence. Ce travail introduit une cellule V/SiOₓ/AlOᵧ/p⁺⁺Si exhibant comportements sélecteur et mémoire selon le CCL appliqué, exploitant une électrode inférieure en silicium pour résistance série améliorée et contrôle du filament.

Méthodes

La pile de dispositif était fabriquée sur substrat Si. D'abord, ions BF₂ implantés à 40 keV dose 5 × 10¹⁵ cm⁻² pour dopage lourd électrode inférieure (BE) Si, suivi recuit 1050 °C 10 min pour réparer dommages réseau, donnant résistance de feuille 30,4 Ω/□. Couche AlOᵧ 1,5 nm déposée par dépôt de couches atomiques (ALD) utilisant H₂O et triméthylaluminium. Couche SiOₓ 5,5 nm formée par dépôt chimique en phase vapeur assisté par plasma (PECVD) à 300 °C utilisant 5 % SiH₄/N₂ (160 sccm), N₂O (1300 sccm), N₂ (240 sccm). Électrode supérieure (TE) vanadium (V) 50 nm de 100 µm diamètre pulvérisée (Ar, 30 sccm) et coiffée 50 nm Al pour prévenir oxydation. Mesures électriques effectuées avec analyseur paramètres semiconducteurs Keithley 4200-SCS et module I-V ultra-rapide 4225-PMU à température ambiante.

Résultats et Discussion

L'image MET en coupe (Fig. 1b) confirme couches amorphes V, SiOₓ, AlOᵧ sur BE Si monocristallin, épaisseurs 5,5 nm et 1,5 nm respectivement. Analyse XPS montre stœchiométrie SiOₓ x = 0,88 et AlOᵧ y = 1,33, indiquant SiOₓ légèrement sous-stœchiométrique propice à la commutation résistive. La commutation de seuil unidirectionnelle (Fig. 2a) apparaît après étape de formage positive sous CCL 1 µA. Le dispositif exhibe un allumage net à tension de seuil Vth entre 1,08 et 1,82 V et retourne à l'état éteint à tension de maintien Vhold entre 0,12 et 0,54 V sur 100 cycles. Dépendance température montre comportement seuil jusqu'à 55 °C, mais disparaît à 85 °C, confirmant TMI VOₓ comme mécanisme commutation. Mesures transitoires (Fig. 2d) révèlent courant élevé pendant impulsion écriture qui décroît immédiatement après retrait impulsion, caractéristique opération sélecteur. La couche AlOᵧ avec haute permittivité et conductivité thermique supprime significativement courant de fuite (<100 pA à 1 V) comparé sélecteurs VOₓ. La commutation résistive bipolaire (Fig. 3a) émerge quand même dispositif formé avec CCL 30 µA. Dispositif commute HRS vers LRS sous impulsion reset positive et retourne HRS après impulsion set négative. Conductance normalisée (Gₙ) reste proche 1 à biais nul Across températures, excluant Schottky, Fowler-Nordheim, conduction limitée par charge d'espace. Au lieu, LRS montre comportement semiconducteur, impliquant filament réside dans SiOₓ non couche VOₓ. Analyse tracé ln(I) vs 1000/T donne énergie activation 0,463 eV, distance saut 5,17 nm, supportant modèle conduction par sauts pour filament. Contribution émission Poole-Frenkel aussi observée (voir Supplémentaire). Barrière haute énergie et filament fin aux CCL bas augmentent non-linéarité et réduisent courants fuite. Figure 4a–d illustrent comment variation CCL (5 µA, 30 µA, 1 mA) module courbe I-V LRS et non-linéarité. CCL bas suppriment courant bas biais, augmentant ratio non-linéarité (I(V_READ)/I(½V_READ)). Cette non-linéarité intrinsèque provient propriétés volume SiOₓ et barrière AlOᵧ. Modèle circuit équivalent montre marge lecture (ΔV) pour réseau croisé échelle avec nombre lignes de mot ; à marge lecture 10 %, réseaux 10 × 10 (5 µA CCL) et 5 × 5 (1 mA CCL) faisables. Tension lecture plus haute (1 V) donne plus grande non-linéarité que 0,5 V mais augmente puissance statique.

Conclusions

La cellule V/SiOₓ/AlOᵧ/p⁺⁺Si démontre double fonctionnalité : sélecteur bas-CCL (≤1 µA) piloté par TMI VOₓ et cellule mémoire haut-CCL (≥5 µA) gouvernée par formation filament SiOₓ. Couche AlOᵧ 1,5 nm fournit haute sélectivité (10⁴) et faible courant fuite. CCL bas augmentent non-linéarité, permettant réseaux croisés plus grands avec courants fuite réduits.

Abréviations

ALD

Dépôt de couches atomiques

BE

Électrode inférieure

CCL

Limite de courant de compliance

CRS

Commutation résistive complémentaire

DRAM

Mémoire à accès aléatoire dynamique

HRS

État haute résistance

I–V

Courant-tension

LRS

État basse résistance

TMI

Transition métal-isolant

OTS

Commutation de seuil ovonique

PECVD

Dépôt chimique en phase vapeur assisté par plasma

P-F

Poole-Frenkel

RRAM

Mémoire à accès aléatoire résistive

SCLC

Courant limité par charge d'espace

SCM

Mémoire de classe stockage

SPA

Analyseur de paramètres semiconducteurs

SSD

Disque à état solide

TE

Électrode supérieure

MET

Microscopie électronique à transmission

V

Vanadium