Fabrication industrielle
Internet des objets industriel | Matériaux industriels | Entretien et réparation d'équipement | Programmation industrielle |
home  MfgRobots >> Fabrication industrielle >  >> Industrial Internet of Things >> Embarqué

DARPA attribue des contrats à quatre équipes pour des accélérateurs ASIC de chiffrement entièrement homomorphe

La Defense Advanced Research Projects Agency (DARPA) a attribué des contrats à quatre équipes pour développer des accélérateurs ASIC pour le chiffrement entièrement homomorphe (FHE) dans le cadre de son programme Data Protection in Virtual Environments (DPRIVE). Les quatre contrats, attribués à Duality Technologies, Intel, SRI International et Galois, varient de 11,5 à 15 millions de dollars, le montant d'Intel n'étant pas divulgué.

DARPA attribue des contrats à quatre équipes pour des accélérateurs ASIC de chiffrement entièrement homomorphe
Le chiffrement entièrement homomorphe est le « Saint Graal » des technologies de chiffrement

Le programme DPRIVE de 3,5 ans vise à permettre le calcul sur des données chiffrées FHE dans un ordre de grandeur du temps de calcul des opérations non chiffrées actuelles. Le chiffrement entièrement homomorphe permet aux algorithmes de s'exécuter directement sur des données chiffrées, produisant un résultat déchiffré qui correspond à ce qui aurait été obtenu à partir de données non chiffrées.

Les schémas de chiffrement traditionnels nécessitent le partage de la clé pour déchiffrer les données avant traitement, créant une vulnérabilité. En revanche, le FHE ne nécessite pas de partage de clé ; les données restent chiffrées de bout en bout.

Le chiffrement homomorphe commercialement disponible supporte généralement seulement l'addition de nombres chiffrés. Le chiffrement entièrement homomorphe permet toute opération mathématique sur des données chiffrées. Depuis sa création en 2009, la technologie est restée largement impraticable en raison de son intensité computationnelle.

« Un calcul qui prendrait une milliseconde sur un ordinateur portable standard pourrait prendre des semaines sur un serveur conventionnel exécutant du FHE aujourd'hui », a déclaré Tom Rondeau, gestionnaire de programme DARPA.

« Le chiffrement entièrement homomorphe nécessite des milliers de FFT séquentiellement, et des polynômes d'ordre 500 avec des coefficients à virgule flottante double précision », a expliqué Wally Rhines, PDG de Cornami. « Cela demande des performances bien au-delà des CPU et GPU d'aujourd'hui. »

DARPA attribue des contrats à quatre équipes pour des accélérateurs ASIC de chiffrement entièrement homomorphe
Wally Rhines (Image : Cornami)

Bien que ne faisant pas partie du programme DPRIVE, Cornami a pivoté de l'accélération IA vers le FHE, affirmant que le domaine n'a actuellement aucun concurrent. L'objectif de l'entreprise s'aligne avec celui de DARPA : amener le FHE à des niveaux de performance pratiques.

Un FHE utilisable transformerait le développement de l'IA. La plupart de l'entraînement IA se fait dans le cloud, mais les préoccupations de confidentialité entravent l'utilisation de données sensibles dans des secteurs comme la finance et la santé. Avec des accélérateurs ASIC pour le FHE, les entreprises pourraient télécharger des données chiffrées, entraîner des modèles dans le cloud et ne télécharger que les résultats déchiffrés — garantissant la confidentialité des données tout en permettant l'apprentissage collaboratif entre institutions.

Défis techniques

Chaque équipe DPRIVE doit construire une pile matériel-logiciel qui rapproche les performances du FHE de celles des charges de travail non chiffrées. DARPA exige que les conceptions soient flexibles, évolutives et programmables.

Une stratégie centrale est l'exploration de tailles de mots arithmétiques larges (LAWS). Les CPU actuels utilisent des mots de 64 bits, mais le FHE bénéficie de longueurs de mots bien plus grandes car le rapport signal/bruit s'améliore avec la taille du mot, permettant plus d'opérations avant d'atteindre le seuil de bruit. Les équipes doivent explorer des tailles de mots jusqu'à plusieurs milliers de bits.

La vérification de circuits LAWS est particulièrement difficile. À mesure que la taille du mot augmente, l'espace d'états devient énorme ; les tentatives de vérification précédentes ont expiré à 256 bits. Les circuits cryptographiques exigent une preuve rigoureuse de correction, nécessitant une vérification complète du circuit.

Des recherches additionnelles cibleront la gestion mémoire novatrice, les structures de données flexibles et les modèles de programmation efficaces.

Bénéficiaires des contrats

Duality Technologies

Duality Technologies a reçu 14,5 millions de dollars pour développer un ASIC DPRIVE. La startup se spécialise dans les solutions FHE pour les secteurs réglementés comme la finance et la santé, offrant son middleware SecurePlus qui permet l'analyse sur données chiffrées. L'équipe de Duality inclut des experts de l'Université de Californie du Sud, de l'Université de New York, de Carnegie Mellon, SpiralGen, de l'Université Drexel et de TwoSix Labs. L'accélérateur s'intégrera à la bibliothèque FHE open-source Palisade.

DARPA attribue des contrats à quatre équipes pour des accélérateurs ASIC de chiffrement entièrement homomorphe
Kurt Rohloff (Image : Duality Technologies)

« L'accélération matérielle FHE est une question de dimensionalité et de largeur de bits », a déclaré Kurt Rohloff, PDG de Duality. « Nous gérons des opérations vectorisées avec des dimensions dans les dizaines de milliers et explorons des tailles de mots de plusieurs centaines à plusieurs milliers de bits. »

Intel

L'équipe DPRIVE d'Intel s'étend sur Intel Labs, l'ingénierie de conception et les plateformes de données. Intel s'est associé à Microsoft pour déployer l'ASIC dans les clouds Azure et Jedi et collaborera avec des organismes de normalisation internationaux sur les standards FHE. Intel affirme que son ASIC pourrait réduire le temps de traitement FHE jusqu'à cinq ordres de grandeur, bien que les détails restent à venir. La société prévoit d'évaluer l'accélérateur sur des charges de travail d'entraînement et d'inférence IA utilisant des données chiffrées FHE à grande échelle.

SRI International

SRI International, un institut de recherche à but non lucratif, a reçu 11,5 millions de dollars pour relever le défi de l'accélérateur FHE. « Créer un nouvel accélérateur matériel pour des données chiffrées FHE nécessite une expertise en architectures de co-processeurs, conception matérielle, vérification, logiciel, mathématiques et algorithmes FHE », a déclaré Karim Eldefrawy, informaticien principal chez SRI. Il a ajouté que l'expertise de l'équipe les positionne pour livrer une solution commercialement viable dans quelques années.

Galois

Galois, une entreprise de R&D en informatique travaillant avec DARPA et NASA, a obtenu un contrat de 15,3 millions de dollars pour construire un accélérateur FHE. L'entreprise se concentre sur la conception de circuits asynchrones, permettant à chaque calcul de s'exécuter à sa propre vitesse, et sur une nouvelle microarchitecture de flux de données qui achemine les données « juste à temps » vers des éléments de traitement indépendants. Galois estime une amélioration de performance totale de 10 000× par rapport aux systèmes FHE actuels basés sur logiciel, répartie entre accélération matérielle, logique asynchrone, opérations sur grands mots, flux de données optimisé et motifs d'accès mémoire.

Calendrier

DPRIVE est un programme de 42 mois en trois phases. Chaque phase livre des métriques de performance qui déterminent la progression vers l'étape suivante. Phase 1 (15 mois) : logique centrale et optimisation de la taille des mots. Phase 2 (15 mois) : finalisation de la conception de l'accélérateur et de l'architecture mémoire. Phase 3 (12 mois) : livraison d'un ASIC pleinement fonctionnel et programmable par logiciel. Le programme devrait se terminer vers septembre 2024.

— Cet article a été publié à l'origine sur EE Times.


Contenus connexes :

Pour plus Embedded, abonnez-vous à la newsletter hebdomadaire d'Embedded.

Embarqué

  1. Comprendre les protocoles réseau : de la couche physique à l'arbitrage avancé
  2. Microprocesseurs : l'évolution de l'informatique à programme stocké
  3. Données Complètes Ampli Op : Fiches Techniques National Semiconductor & CA3130
  4. Maîtriser les types de données Python : Guide pratique
  5. Swissbit lance des SSD 3D-NAND de grade industriel pour applications exigeantes
  6. DATA MODUL dévoile un Panel PC 10,1 pouces ultra-plat pour applications industrielles haute performance
  7. 8 techniques de chiffrement essentielles pour protéger vos données privées
  8. Comprendre les types de données en C : Guide complet
  9. Les unions en C : Gestion mémoire efficace pour types multiples