Astera Labs dévoile des solutions CXL 2.0 et PCIe 5.0 pour réduire la latence et alimenter le calcul hétérogène

La startup semiconducteur sans usine Astera Labs a annoncé des solutions de connectivité CXL 2.0 et PCIe 5.0 conçues sur mesure pour débloquer les architectures de calcul hétérogène et répondre aux charges de travail sensibles à la latence dans les centres de données. Les nouvelles solutions ciblent les goulots d'étranglement de performance à l'échelle du système dans les applications centrées sur les données.

Avec la croissance des données et des charges de travail spécialisées telles que l'IA et l'apprentissage automatique, des accélérateurs sur mesure doivent opérer côte à côte avec des CPU généralistes sur la même carte ou le même rack tout en partageant un espace mémoire unifié. L'interconnexion CXL 2.0 est essentielle pour créer des topologies cohérentes en cache.

Le premier produit du portefeuille est la famille de retimers intelligents Aries Compute Express Link (CXL 2.0) (PT5161LX, PT5081LX), offrant une connectivité CXL.io à faible latence. Ces dispositifs sont actuellement en échantillonnage auprès de clients stratégiques. Le PDG Jitendra Mohan a déclaré : « En s'étendant dans l'écosystème CXL, Astera Labs fait un nouveau bond de géant pour fournir des solutions sur mesure qui débloquent le calcul hétérogène complexe et les topologies de systèmes composables et désagrégés. »

La spécification CXL 2.0, publiée par le CXL Consortium en novembre 2020, étend l'interconnexion standard ouverte de l'industrie avec la cohérence de cache et la sémantique mémoire. Les nouvelles fonctionnalités incluent la commutation pour le fan-out afin de supporter plus de dispositifs, le pooling de mémoire pour une utilisation plus élevée et une capacité à la demande, et le support de la mémoire persistante — tout en maintenant une compatibilité descendante complète avec CXL 1.1 et 1.0.

Barry McAuliffe, président du CXL Consortium, a noté : « En tant que membre précoce du CXL Consortium, Astera Labs a contribué son expertise en connectivité pour faire avancer le standard CXL. C'est formidable de voir sa première implémentation silicium CXL arriver sur le marché en soutien à un écosystème CXL en croissance rapide. »

Nouvelles solutions PCIe 5.0 en collaboration avec Intel

Astera Labs a annoncé un nouveau mode à faible latence dans son portefeuille de retimers intelligents Aries pour la connectivité PCIe avec les processeurs Intel Xeon Scalable. Développé en partenariat avec Intel, ce mode réduit la latence du lien PCIe à moins de 10 ns et booste les performances dans les charges de travail centrées sur les données. Astera Labs affirme être le premier fournisseur à démontrer une interopérabilité PCIe 5.0 robuste avec la plateforme Xeon Scalable Sapphire Rapids d'Intel.

Une nouvelle carte d'extension retimer intelligent plug-and-play, Equinox, a également été lancée. Développée avec Intel, la carte et son firmware sur mesure simplifient la création de systèmes compatibles PCIe 5.0 utilisant les derniers processeurs Xeon Scalable d'Intel, marquant le virage d'Astera Labs vers des cartes plug-and-play conviviales qui accélèrent le déploiement de topologies de systèmes complexes.

« PCIe Gen5 et CXL sont des technologies fondamentales pour les charges de travail de calcul hétérogène et les architectures de centres de données aujourd'hui et demain », a déclaré Zane Ball, VP corporate d'Intel et directeur général de l'ingénierie et de l'architecture des centres de données. « Intel collabore avec des leaders de l'écosystème comme Astera Labs pour réduire significativement la latence des interconnexions PCIe et CXL sur les prochaines plateformes Xeon Scalable, y compris Sapphire Rapids. »

Contenus connexes :

• Retiming USB4 sur USB‑C
• Construction d'interconnexions hautes performances avec plusieurs générations PCIe
• Xilinx cible le déchargement de centre de données avec du matériel « composable »
• Comment le supercalcul en périphérie transformera le déluge de données