Cadence dévoile des solutions d'émulation et prototypage haute performance pour vérification SoC milliard de portes

Cadence Design Systems a présenté aujourd'hui ses dernières plateformes d'émulation et de prototypage, promettant le débogage matériel pré-silicium et la validation logicielle les plus rapides et les plus performantes pour des designs SoC à milliards de portes.

Avec une interface de compilateur unifiée et des interfaces de débogage et de banc de test communes, les nouveaux systèmes d'émulation d'entreprise Palladium Z2 et de prototypage d'entreprise Protium X2 offrent le double de capacité et 1,5 fois la performance de leurs prédécesseurs. La technologie de compilation modulaire révolutionnaire peut traiter 10 milliards de portes en moins de 10 heures sur Palladium Z2 et en moins de 24 heures sur Protium X2.

Au cœur de la combinaison Palladium Z2 / Protium X2 se trouve l'interface de compilateur unifiée : un design qui compile pour Palladium compilera et s'exécutera sur Protium. Le flux intégralement intégré, le débogage unifié, les interfaces virtuelles et physiques partagées, et le contenu de banc de test commun permettent une migration rapide de l'émulation au prototypage. La capacité évolutive répond aux exigences des designs mobiles, grand public, et d'informatique hyperscale.

Paul Cunningham, vice-président senior et directeur général du groupe système et vérification de Cadence, a déclaré : « La vérification pré-silicium de designs SoC avancés nécessite une solution avec une capacité multi-milliard de portes offrant à la fois la plus haute performance et un débogage rapide et prévisible. Notre nouveau duo dynamique répond à ces exigences avec deux systèmes étroitement intégrés : l'émulation Palladium Z2 optimisée pour un débogage matériel rapide et prévisible et le prototypage Protium X2 optimisé pour la validation logicielle multi-milliard de portes à la plus haute performance. Nous sommes enthousiasmés par le fort intérêt des clients et attendons avec impatience de nous associer à eux pour tirer parti de ces nouveaux systèmes afin d'atteindre le débit de vérification le plus élevé sur leurs designs. »

Les premiers clients ont souligné les avantages du débit de vérification du front-end commun. Chez Nvidia, le directeur senior de l'ingénierie matérielle Narendra Konda a dit : « La complexité de nos designs graphiques haut de gamme et hyperscale augmente à chaque génération, tandis que nos calendriers time-to-market se resserrent. En utilisant le flux de front-end commun dans les systèmes Cadence Palladium Z2 et Protium X2, nous optimisons la distribution de charge entre vérification, validation et mise en route logicielle pré-silicium. Avec le double de capacité utilisable, 50 % de débit en plus, et un tour de compilateur modulaire plus rapide, nous pouvons valider nos designs GPU et SoC les plus sophistiqués de manière exhaustive et dans les délais. »

Pendant ce temps, chez Arm, la directrice senior des services de design Tran Nguyen a déclaré : « Les meilleures émulations de leur classe sont clés pour notre succès, et Arm utilise l'émulation extensivement avec la simulation sur serveurs basés Arm pour atteindre le débit de vérification le plus élevé. Avec le nouveau système Cadence Palladium Z2, nous avons vu jusqu'à 50 % d'amélioration de la performance et 2 fois d'amélioration de la capacité pour nos derniers designs, nous fournissant les puissantes capacités pré-silicium nécessaires pour vérifier nos IP et produits de prochaine génération. »

Comme leurs prédécesseurs, Palladium Z2 et Protium X2 sont construits selon une configuration rack standard et sont destinés à être installés dans un centre de données et accessibles depuis le bureau des ingénieurs. Les deux peuvent gérer de nombreux designs simultanément, selon la capacité que les designs individuels requièrent réellement. La granularité qui peut être partagée est au niveau de la puce individuelle à l'intérieur du système, et les deux systèmes s'échelonnent de sorte que chaque puce individuelle puisse être utilisée en parallèle pour un design différent :

• Palladium Z2 s'échelonne d'une puce avec 8 millions de portes et peut avoir jusqu'à 144 jobs simultanés par rack. Ou il peut s'échelonner à 18,4 milliards de portes par rack si tout le rack est utilisé pour un design unique. Au-delà, jusqu'à 12 racks peuvent être utilisés pour un design unique et s'échelonner jusqu'à 18,4 milliards de portes.
• Un rack complet de Protium X2 contient 60 FPGA et nous avons des clients qui exécutent 60 jobs en parallèle. Puisqu'un seul FPGA dans Protium X2 contient ~40 millions de portes, ce ne sont pas de petits designs. Le rack entier peut être utilisé pour un design unique de 2,4 milliards de portes. Ou, comme avec Palladium Z2, un grand design peut être encore échelonné sur plusieurs racks.

Le flux de vérification complet de Cadence, incluant l'émulation Palladium Z2, le prototypage Protium X2, la simulation logique Xcelium, la plateforme de vérification formelle JasperGold et la suite d'applications de vérification intelligente de Cadence, délivre le plus haut débit de vérification de bogues par dollar par jour, selon l'entreprise.