MOSFET Ge N-Channel avec diélectrique ZrO2 pour une mobilité améliorée

Contexte

Le GERMANIUM (Ge) a présenté les avantages d'une mobilité plus élevée des porteurs et d'une température de traitement inférieure par rapport aux dispositifs Si. Ceux-ci font de Ge une alternative pour les applications de dispositifs logiques CMOS ultra-scalés et de transistors à couche mince (TFT) en tant que couche supérieure dans les circuits intégrés tridimensionnels [1,2,3]. Au cours des dernières années, de gros efforts ont été concentrés sur la passivation de surface, le diélectrique de grille et l'ingénierie des canaux pour les transistors à effet de champ métal-oxyde-semiconducteur à canal p (MOSFET), qui ont contribué à une amélioration significative des performances électriques pour le appareils à canal p.

Mais pour les MOSFET Ge à canal n, la faible mobilité effective des porteuses (μ _eff ) causée par une mauvaise couche interfaciale de la pile de portes limite fortement les performances des appareils. Diverses techniques de passivation de surface, y compris la passivation Si [1], la post-oxydation plasma [4] et la passivation InAlP [5] et plusieurs diélectriques à κ élevé, notamment HfO₂ , ZrO₂ [6,7,8], Y₂ O₃ [9], et La₂ O₃ [10] ont été explorés dans les nMOSFET Ge pour stimuler l'électron μ _eff . Il a été démontré que ZrO₂ Le diélectrique intégré au canal Ge peut fournir une interface robuste grâce au fait qu'un GeO₂ la couche interfaciale peut réagir et se mélanger avec le ZrO₂ couche [7]. Un trou décent μ _eff a été rapporté dans les transistors Ge à canal p [6,7,8], alors qu'il y a encore beaucoup de place pour l'amélioration des électrons μ _eff pour leurs homologues.

Dans ce travail, Ge nMOSFETs avec ZrO₂ les diélectriques de grille sont fabriqués pour obtenir une μ améliorée _eff sur Si dans toute la plage de densité de charge d'inversion (Q _inv ). Les transistors Ge obtiennent une amélioration de 50 % en électrons μ _eff par rapport à la mobilité universelle Si à un Q moyen _inv de 5.0 × 10 ¹² cm ⁻² .

Expérimental

Les étapes clés du processus de fabrication des nMOSFET Ge sur des plaquettes p-Ge(001) de 4 pouces avec une résistivité de 0,136 à 0,182 Ω cm sont illustrées à la Fig. 1a. Les régions source/drain (S/D) ont été implantées avec de l'ion phosphore à une dose de 1 × 10 ¹⁵ cm ⁻² et une énergie de 30 keV suivie d'un recuit d'activation du dopant à 600 °C. Après le nettoyage de pré-grille, les plaquettes de Ge ont été chargées dans une chambre de dépôt de couche atomique pour la formation de la ou des couches diélectriques de grille :Al₂ O₃ /O₃ oxydation/ZrO₂ , ZrO₂ , ou O₃ oxydation/ZrO₂ pour les tranches A, B ou C, respectivement. Pour la plaquette A, 0,9 nm Al₂ O₃ a été utilisé pour protéger la surface du canal pendant O₃ oxydation. O₃ l'oxydation a été réalisée à 300 °C pendant 15 min pour les deux plaques A et C. Pour toutes les plaques, l'épaisseur de ZrO₂ était d'environ  3,3 nm. Par la suite, le métal de grille TiN (100 nm) a été déposé par pulvérisation cathodique réactive physique, et une lithographie et une gravure ionique réactive ont été utilisées pour former l'électrode de grille. Après cela, une couche de Ni de 25 nm d'épaisseur a été déposée dans les régions S/D. Enfin, le recuit post-métallisation (PMA) à 350 °C pendant 30 s a été réalisé pour former le germanide de Ni et améliorer la qualité de l'interface. Des images schématiques et au microscope du transistor fabriqué sont illustrées respectivement aux figures 1b et c.

un Étapes clés du processus de fabrication des nMOSFET Ge. b Schéma en coupe et c image au microscope des dispositifs fabriqués

La figure 2a, b montre les images au microscope électronique à transmission à haute résolution (HRTEM) des empilements de grilles sur les plaquettes A et B, respectivement. L'épaisseur unifiée de l'Al₂ O₃ /GeO_x la couche interfaciale (IL) pour la plaquette A est d'environ 1,2 nm, ce qui indique le GeO de 0,2 à 0,3 nm_x . Pour le dispositif sur wafer B, un GeO_{x ultrafin} L'IL a été démontré expérimentalement [7].

Images HRTEM de a TiN//ZrO₂ /Al₂ O₃ /GeO_x /Ge, b TiN/ZrO₂ /GeO_x /Ge stacks pour les appareils sur les tranches A et B, respectivement

Résultats et discussion

La capacité mesurée (C ) et le courant de fuite (J ) les caractéristiques des condensateurs Ge MOS sur les plaquettes A, B et C sont mesurées et illustrées sur les Fig. 3a, b, respectivement. L'épaisseur d'oxyde équivalente (EOT) des dispositifs sur les plaquettes A, B et C est extraite à 1,79, 0,59 et 0,83 nm, respectivement. En supposant le GeO_x IL fournit un EOT supplémentaire de ~ 0,25 nm pour les plaquettes A et C en comparant les plaquettes B et C, le 3,3 nm ZrO₂ contribue à un EOT de ~ 0,6 nm avec une valeur de ~ 21,8, ce qui est cohérent avec la valeur rapportée précédente de ZrO₂ amorphe [11].Ces résultats dérivés confirment également que l'épaisseur en GeO_x IL sur la plaquette B est négligeable.

un Mesuré C en fonction de la tension V caractéristiques des condensateurs Ge pMOS sur les tranches A, B et C. b J contre V courbes pour les appareils. c Analyse comparative de J (extrait à V _FB ± 1 V) des condensateurs Ge MOS dans ce travail par rapport aux données obtenues pour des conditions de polarisation similaires dans la littérature

Le GeO_x /Al₂ O₃ IL pour wafer A et GeO_x IL pour la plaquette C produit l'EOT de ~ 1,2 et ~ 0,25 nm, respectivement. L'EOT des dispositifs peut être encore réduit en diminuant l'épaisseur de l'IL ou en améliorant la qualité de l'interface et en améliorant la permittivité de ZrO₂ avec une passivation de surface, par exemple NH₃ /H₂ traitement plasmatique [6]. La figure 3c compare J par rapport aux caractéristiques EOT pour les nMOSFET Ge dans ce travail par rapport aux valeurs d'autres dispositifs Ge rapportés [5, 12, 13, 14, 15, 16, 17]. Il est également observé que les résultats sont cohérents avec le Ge MOS rapporté avec EOT ultra-mince suivant les mêmes tendances, indiquant que la différence de courant de fuite illustrée sur la figure 3b devrait être principalement attribuable à la différence d'EOT.

La figure 4a montre le courant de drain mesuré (I _D ) et le courant source (I _S ) en fonction de la tension de grille (V _G ) courbes des nMOSFET Ge des tranches A, B et C. Tous les transistors ont une longueur de grille L _G de 4 μm et une largeur de porte W de 100 μm. Le point d'oscillation sous le seuil (SS), défini comme dV _G /d(logI _D ), en fonction de I _D Les courbes des transistors de la figure 4a sont calculées et illustrées sur la figure 4b. Il est précisé que le transistor sur la plaquette A présente le dégradé I _D plancher de fuite et SS par rapport aux dispositifs sur les plaquettes B et C. Outre l'augmentation de l'EOT dans les dispositifs sur la plaquette A entraînerait l'incrément de SS, ces phénomènes devraient être en partie attribués au fait que le dispositif avec le Al ₂ O₃ couche insérée a une densité plus élevée de pièges d'interface (D _il ) dans la bande interdite du canal Ge par rapport aux tranches B et C.

un Mesuré I _D et Je _S contre V _GS courbes de Ge nMOSFET sur les tranches A, B et C. b Point SS en fonction de I _D pour les transistors. c Je _D –V _D les caractéristiques montrent que le Ge nMOSFET sur la plaquette A a un courant de commande plus élevé que les dispositifs sur les plaquettes B et C

La figure 4c montre les caractéristiques de sortie mesurées, c'est-à-dire I _D –V _D courbes pour différentes valeurs d'overdrive de grille |V _G –V _TH | des dispositifs démontrant que le transistor Ge sur la plaquette A atteint un courant d'entraînement considérablement amélioré par rapport aux dispositifs sur les plaquettes B et C. Ici, V _TH est défini comme V _GS correspondant à un I _D de 10 ^-7 A/μm. Compte tenu des conditions identiques pour la formation de S/D, le I boosté _DS pour les transistors sur la plaquette A indique le μ le plus élevé _eff [18,19,20,21]. L'Al₂ O₃ couche n'a pas conduit à la dégradation de D _il performances proches de la bande de conduction du canal Ge.

La figure 5a montre la résistance totale R _tot en fonction de L _G pour les nMOSFET Ge avec ZrO₂ diélectrique avec un L _G allant de 2 à 10 µm. Les valeurs de R _tot sont extraits à une surmultiplication de grille de 0,6 V et un V _D de 0,05 V. La résistance S/D R _SD des transistors est extrait pour être ~ 13,5 kΩ μm, en utilisant les lignes ajustées se coupant au y -axe. Le similaire R _SD est cohérent avec le processus identique de formation de PMA et de S/D. La résistance du canal R _CH les valeurs des appareils sont obtenues par la pente des droites ajustées, c'est-à-dire ΔR _tot /ΔL _G , qui peut être utilisé pour calculer le μ _eff caractéristiques des nMOSFET Ge. Pour évaluer la qualité de l'interface, les densités de pièges d'interface (D _il ) ont été extraits par l'équation suivante selon la méthode de Hill [17] :

où q est la charge électronique, A est l'aire du condensateur, G _m,max est la valeur maximale de la conductance mesurée, avec sa capacité correspondante C _m , ω est la fréquence angulaire, et C _bœuf est la capacité d'oxyde de grille. Le D _il les valeurs sont calculées pour être 3,7, 3,2 et 2,3 × 10 ¹² eV ⁻¹ cm ⁻² pour les appareils sur les tranches A, B et C, respectivement.

On sait que les valeurs calculées correspondent au midgap D _il . L'appareil avec Al₂ O₃ IL sur la plaquette A a un midgap D plus élevé _il par rapport aux dispositifs sur les tranches B et C. Ceci est cohérent avec les résultats des Figs. 3a et 4a, et le midgap supérieur D _il donne lieu à une plus grande dispersion de capacité d'appauvrissement dans la plaquette A provoquant un courant de fuite plus élevé de I _DS en comparaison avec les deux autres tranches. Notez que la plaquette A doit avoir le D inférieur _il près de la bande interdite de conduction en raison de son μ plus élevé _eff sur les plaquettes B et C.

un R _tot contre L _G courbes pour les nMOSFET Ge sur les plaquettes A, B et C. La ligne d'ajustement se coupant à l'axe des y et la pente des lignes d'ajustement linéaires sont utilisées pour extraire le R _SD et R _CH , respectivement. b μ _eff pour les nMOSFET Ge dans ce travail par rapport aux résultats publiés précédemment pour les transistors Ge non contraints. Les appareils sur la plaquette A montrent l'amélioration μ _eff que la mobilité universelle Si dans toute la gamme de Q _inv

Il est bien connu que μ _eff est le goulot d'étranglement pour le courant d'entraînement élevé et la transconductance dans les nMOSFET Ge. Ici, μ _eff peut être calculé par \(\mu_{{{\text{eff}}}} =1/[WQ_{{{\text{inv}}}} (\Delta R_{{{\text{tot}}}} /\Delta L_{{\text{G}}} )]\), où ΔR _tot /ΔL _G est la pente du R _tot contre L _G comme le montre la figure 5a. Q _inv peut être obtenu en intégrant le C mesuré _inv –V _G courbes. Dans la Fig. 5b, nous comparons le μ _eff contre Q _inv des nMOSFET Ge sur les plaquettes A, B et C avec ceux rapportés précédemment dans [18, 22, 23, 24, 25]. Le pic extrait μ _eff les valeurs des transistors sur les tranches A et C sont de 795 et 682 cm ² /V s, respectivement, et celui des nMOSFET Ge sur la plaquette B est de 433 cm ² /Vs. Générer des MOSFET avec Al₂ O₃ IL obtient un μ considérablement amélioré _eff en comparaison avec les transistors sur la plaquette B ou C, les dispositifs en [18, 22, 23, 24, 25] dans un champ élevé, et la mobilité universelle Si dans l'ensemble du Q _inv intervalle. À un Q _inv de 5 × 10 ¹² cm ⁻² , 50 % μ _eff l'amélioration est obtenue dans les dispositifs sur la plaquette A par rapport à la mobilité universelle Si. Cela démontre qu'en protégeant la surface du canal pour empêcher le mélange de ZrO₂ et GeO_x en utilisant Al₂ O₃ , une interface de haute qualité entre l'isolant de grille et Ge est réalisée pour augmenter les caractéristiques de mobilité, ce qui est également rapporté dans les études précédentes des MOSFET Ge avec EOT ultramince [26]. μ _eff dans les transistors sur la plaquette C est plus élevé que le Si universel à un Q _inv de 2,5 × 10 ¹² cm ⁻² , bien qu'il décroisse rapidement avec l'augmentation de Q _inv intervalle. Cela indique que le O₃ utilisé oxydation avant ZrO₂ le dépôt améliorerait la qualité interfaciale dans une certaine mesure; cependant, cela ne conduit pas à une surface de canal suffisamment plate pour supprimer efficacement la diffusion de la rugosité de surface du support à un Q élevé _inv en raison du mélange de ZrO₂ et GeO_{x ,} car il est rapporté que la génération de lacunes d'oxygène pendant le mélange augmenterait la rugosité de l'ordre à courte distance (SRO) [27]. Optimiser le O₃ processus d'oxydation ou de réduction de l'Al₂ O₃ L'épaisseur IL peut permettre au transistor Ge d'atteindre un EOT réduit tout en maintenant un μ plus élevé _eff au Q élevé _inv .

Conclusions

Les impacts de la structure diélectrique de grille et de la morphologie sur les caractéristiques électriques du Ge nMOSFET sont étudiés. Un Al₂ O₃ /ZrO₂ le diélectrique de grille permet d'améliorer considérablement μ _eff par rapport à la mobilité universelle Si. μ _eff peut être amélioré en insérant un Al₂ O₃ couche entre le ZrO₂ et le canal Ge, qui, cependant, conduit inévitablement à un EOT plus important. Al₂ O₃ -Ge nMOSFETs libres avec O₃ oxydation de la surface Ge avant ZrO₂ le dépôt atteint un pic μ _eff de 682 cm ² /V s qui est supérieur à celui de Si au Q similaire _inv .

Disponibilité des données et des matériaux

Les ensembles de données soutenant les conclusions de cet article sont inclus dans l'article.

Abréviations

Voir :

Germanium

ZrO₂ :

Dioxyde de zirconium

Al₂ O₃ :

Oxyde d'aluminium

O₃ :

Ozone

Si :

Silicium

PMA :

Recuit post-métal

PDA :

Recuit post-dépôt

IL :

Couche interfaciale

TiN :

Nitrure de titane

MOSFET :

Transistors à effet de champ métal-oxyde-semiconducteur

ALD :

Dépôt de couche atomique

HF :

Acide fluorhydrique

µ _eff :

Mobilité efficace des transporteurs

OPP :

Post-oxydation plasmatique

SS :

Balançoire sous le seuil

HEC :

Epaisseur équivalente à la capacité

EOT :

Épaisseur d'oxyde équivalente

Qinv :

Densité de charge d'inversion

HRTEM :

Microscope électronique à transmission haute résolution

Non :

Nickel

GeO_x :

Oxyde de Germanium

Je _DS :

Courant de vidange

V _GS :

Tension de grille

V _TH :

Tension de seuil