Comprendre les niveaux de tension des signaux logiques : TTL vs CMOS

Tensions d'entrée pour les portes logiques

Les circuits logiques sont conçus pour fonctionner avec deux niveaux de tension discrets représentant les valeurs binaires : un « haut » (logique 1) proche de la tension d'alimentation et un « bas » (logique 0) près de la masse. Dans un monde idéal, ces niveaux seraient exactement aux rails d'alimentation, mais les chutes de tension réelles des transistors et les effets de charge font que les signaux se situent généralement quelque part entre 0 V et la tension d'alimentation.

Tolérance de tension des entrées TTL

Les dispositifs TTL fonctionnent avec une alimentation nominale de 5 V (±0,25 V). Un « haut » TTL parfait serait exactement 5,00 V et un « bas » parfait 0,00 V, mais les seuils réels sont plus tolérants :

• Tolérance entrée basse : 0 V à 0,8 V
• Tolérance entrée haute : 2 V à 5 V

Correspondamment, les garanties de sortie sont :

• Plage sortie basse : 0 V à 0,5 V
• Plage sortie haute : 2,7 V à 5 V

Les tensions entre 0,8 V et 2 V tombent dans la zone « incertaine » — les fabricants TTL ne promettent pas comment une porte réagira à de telles entrées.

Marge de bruit TTL

La marge de bruit est le tampon entre la plage de sortie garantie et la fenêtre d'entrée acceptable. Pour le TTL :

• Marge niveau bas : 0,8 V – 0,5 V = 0,3 V
• Marge niveau haut : 2,7 V – 2 V = 0,7 V

Ces marges protègent une porte réceptrice contre l'interprétation erronée d'une sortie faible en cascade.

Tolérance de tension des entrées CMOS

Les dispositifs CMOS, aussi typiquement alimentés en 5 V, ont des seuils plus nets mais des marges plus larges :

• Tolérance entrée basse : 0 V à 1,5 V
• Tolérance entrée haute : 3,5 V à 5 V

Les garanties de sortie sont encore plus serrées :

• Plage sortie basse : 0 V à 0,05 V
• Plage sortie haute : 4,95 V à 5 V

Marge de bruit CMOS

Les portes CMOS se vantent de marges de bruit de 1,45 V pour les niveaux bas et haut — plus du double du maximum TTL de 0,7 V — les rendant résilientes aux pics de tension parasites.

Marges de bruit à tensions d'alimentation plus élevées

Contrairement au TTL, le CMOS peut fonctionner de 5 V jusqu'à 15 V (certains dispositifs même 18 V). Des rails d'alimentation plus élevés étendent les fenêtres d'entrée et de sortie sûres :

Ces chiffres représentent les spécifications pires cas des fabricants ; en pratique, de nombreuses portes CMOS tolèrent des signaux « haut » plus élevés et des signaux « bas » plus bas que listés.

Seuils de tension

Dans la bande d'entrée incertaine se trouve une tension de seuil précise qui détermine si une porte interprète le signal comme un 0 ou un 1. Pour la plupart des dispositifs, ce seuil est un point unique entre la plus haute entrée basse garantie et la plus basse entrée haute garantie.

Entrées avec bruit AC

Quand du bruit AC surmonte un niveau logique DC, la porte peut basculer d'avant en arrière autour de ce seuil unique, produisant des sorties erratiques — un problème aussi vu dans les amplificateurs opérationnels comparateurs analogiques.

Déclencheur de Schmitt

La solution est la rétroaction positive, créant deux seuils distincts : un front montant (VT+) et un front descendant (VT–). Cette hystérésis assure une sortie stable même quand l'entrée gicle près du point de décision.

Hystérésis dans les portes à déclencheur de Schmitt

Les portes à déclencheur de Schmitt sont marquées par un petit symbole d'hystérésis dans les schémas. La rétroaction positive intégrée renforce l'immunité au bruit, les rendant idéales pour les environnements bruités.

Utilisation des technologies TTL et CMOS dans le même système

Bien que les deux familles puissent partager une alimentation 5 V, les sorties TTL tombent souvent en deçà des seuils d'entrée CMOS quand elles fonctionnent à des tensions plus élevées, et vice-versa. Les incompatibilités peuvent causer des erreurs logiques.

Exemple de circuit combinant TTL et CMOS

Considérez une porte NAND TTL alimentant un inverseur CMOS, tous deux alimentés en 5 V :

• La sortie basse TTL (0 V–0,5 V) est confortablement dans la plage d'entrée basse CMOS (0 V–1,5 V).

• La sortie haute TTL (2,7 V–5 V) peut se situer dans la zone incertaine pour le CMOS, risquant une interprétation erronée comme un bas.

Ajouter une résistance de pull-up sur la sortie TTL peut élever le niveau haut au rail d'alimentation, assurant un haut CMOS solide.

Utilisation d'une porte TTL collecteur ouvert avec une porte CMOS

Les sorties collecteur ouvert TTL peuvent être pilotées par un pull-up vers n'importe quelle tension, y compris 10 V. Le niveau haut résultant égale l'alimentation de pull-up, s'alignant parfaitement avec une entrée CMOS fonctionnant à cette tension.

Problèmes d'utilisation d'une sortie CMOS vers une entrée TTL

Les sorties CMOS sont généralement sûres pour alimenter des entrées TTL quand les deux utilisent la même alimentation 5 V, car la tension haute CMOS est dans la fenêtre d'entrée haute TTL. Cependant, si le dispositif CMOS fonctionne au-dessus de 5 V, sa sortie haute dépassera la limite d'entrée haute TTL, potentiellement endommageant la porte TTL.

Utilisation d'un circuit inverseur collecteur ouvert

Un transistor NPN discret peut émuler un inverseur collecteur ouvert, permettant un haut CMOS (au-dessus de 5 V) d'être traduit en toute sécurité vers un bas TTL, et un bas CMOS vers un haut TTL. La logique est inversée, donc la conception du système doit en tenir compte.

La résistance de pull-up optionnelle laisse l'entrée TTL flotter haute quand le transistor est bloqué, correspondant à l'état haut par défaut du TTL.

FICHE D'EXERCICES ASSOCIÉE :

• Fiche d'exercices sur les signaux logiques numériques