Évaluation des dommages induits par plasma aux diélectriques inter-métalliques dans les processus BEOL Cu FinFET

Résumé

Les interconnexions à haute densité, rendues possibles par les technologies CMOS Cu BEOL avancées, entraînent un placement rapproché des couches métalliques. Les lignes métalliques à haut rapport d'aspect nécessitent des processus de gravure plasma extensifs, ce qui peut susciter des préoccupations de fiabilité sur les couches diélectriques inter-métalliques (DIM). Cette étude présente de nouveaux motifs de test proposés pour évaluer l'effet de l'effet de charge induit par plasma sur l'intégrité des DIM entre lignes métalliques rapprochées. De fortes corrélations entre les intensités de charge plasma et les dommages trouvés dans les couches DIM sont mises en évidence et analysées de manière exhaustive.

Introduction

Les processus BEOL (back-end of line) à base de Cu sont largement utilisés à mesure que les technologies migrent vers le régime sous-100 nm. Des interconnexions densément compactées, composées de vias et lignes métalliques à haut rapport d'aspect, sont rendues possibles par une série de processus de gravure plasma assistée [1,2,3]. Il est bien connu que les traitements plasma à haute énergie peuvent entraîner une dégradation significative et des dommages latents dans les empilements diélectriques de grille des transistors, qui sont considérés comme le principal chemin de décharge lors des événements de charge induits par le processus. Pour prévenir les préoccupations de fiabilité sur la qualité du diélectrique de grille, les fabricants de CI fournissent généralement des règles et directives de conception limitant la taille et la longueur des couches d'interconnexion métallique [4, 5]. Avec l'augmentation du nombre de couches métalliques dans les systèmes de câblage complexes, il devient difficile d'éviter un chemin de décharge à travers le film diélectrique inter-métallique lors des chargements induits par le processus. Avec l'introduction de matériaux low-k dans les processus BEOL [6, 7], qui atténuent les problèmes de retard RC, les films d'isolation peuvent devenir plus sensibles aux contraintes de charge [8, 9]. Les dommages résultant des contraintes de charge induites par plasma sur les structures d'interconnexion compactes, responsables de la réalisation des câblages BEOL complexes, peuvent grandement affecter le rendement et la fiabilité des CI CMOS avancés. Dans cette étude, nous intégrons les enregistreurs PID in situ précédemment rapportés [10,11,12], avec de nouveaux motifs de test différentiels proposés pour surveiller les dommages possibles aux DIM lorsque des chemins de décharge supplémentaires deviennent possibles sous les processus BEOL Cu avancés. Les niveaux de charge plasma rapportés par l'enregistreur à différents emplacements sur la tranche peuvent être corrélés avec les dommages de charge plasma sur les films DIM à travers les nouveaux motifs de test. Les comportements de défaillance induits par contrainte sur les structures DIM peuvent alors être facilement révélés par ces motifs de test, qui peuvent être utilisés dans des structures de test standard pour la surveillance de routine de nouveaux modes de défaillance et de préoccupations de fiabilité DIM possibles.

Structure du dispositif et méthodologie

Les résultats d'analyse de défaillance sur circuits intégrés FinFET suggèrent que des dommages latents d'augmentation d'états de piégeage au sein des couches diélectriques inter-métalliques entre deux structures d'interconnexion isolées rapprochées peuvent se produire, comme illustré dans la Fig. 1. À mesure que la largeur de ligne et l'espacement entre vias et interconnexions métalliques se réduisent agressivement dans les processus BEOL CMOS avancés, les charges collectées sur de larges fils métalliques, servant d'antennes, peuvent se décharger à travers les DIM entre métaux et vias/grilles et fils métalliques, résultant en des contraintes de champ fort et/ou de courant fort sur ces films diélectriques. En plaçant l'enregistreur PID in situ [10,11,12] à côté des deux motifs de test différentiels sur chaque puce, les niveaux de référence de charge plasma sur une tranche de 12 pouces peuvent d'abord être établis.

Pour s'assurer que le courant de charge plasma traverse la couche diélectrique entre couches métalliques, le nœud M2 sur le motif de test de la Fig. 2 est isolé avant la fabrication de la structure d'antenne. Deux nouveaux designs de motifs de test différentiels visant à augmenter la possibilité de causer des dommages latents lors des contraintes de charge plasma sont proposés et illustrés dans la Fig. 2a, b. Le dispositif avec motif de type I ne subira une contrainte de courant fort que lorsque des électrons sont collectés sur son antenne correspondante. Cela est dû au fait que le courant de décharge est redressé par la jonction n+/p en série sur le chemin conducteur. Alors que le dispositif avec motif de type II est soumis à des contraintes dans les deux directions [13]. C'est-à-dire que les charges d'ions et d'électrons seront toutes deux enregistrées sur ce dispositif de surveillance. Par conséquent, les échantillons de cette étude sont fabriqués par le processus standard FinFET/Cu BEOL au nœud technologique 16 nm. Les structures d'antenne sur un enregistreur PID ainsi que les dispositifs avec motifs de type I et II placés sur chaque puce sont tous conçus avec une grande structure de métal 3. Les deux types de dispositifs de surveillance sont conçus avec une configuration différentielle, ce qui permet d'accentuer et de minimiser ensuite le bruit de désalignement qui pourrait conduire à des lectures erronées sur les effets PID.

Résultats expérimentaux et discussion

Les données de la Fig. 3 sont obtenues en appliquant un balayage de tension sur le métal 2 de 0 à 20 V à un taux de 0,7 V/s, tandis que la tension de claquage et le courant de fuite DIM de chaque côté de quelques dispositifs différents avec motif de test I peuvent alors être obtenus et comparés. Lors de la fabrication de la grande antenne M3 de 82 000 μm², le processus plasma devrait induire une charge de l'antenne. La charge accumulée devrait se décharger par le chemin de résistance la plus faible. Les données révèlent que certains échantillons présentent un claquage diélectrique précoce, tandis que les DIM d'autres dispositifs restent relativement intacts avec une faible fuite.

Lors d'un événement de charge, on s'attend à que le côté plus faible serve de chemin de décharge dominant, conduisant à un déséquilibre plus marqué dans le niveau de dommages entre gauche et droite. Ainsi, seuls les dispositifs avec une grande différence de V_BD entre les côtés gauche et droit sont plus susceptibles de résulter d'une charge plasma. Par conséquent, le V_BD le plus petit dans le claquage DIM sur une paire est enregistré comme le niveau corrélé au niveau de contrainte PID. La Figure 4a montre trois types typiques de caractéristiques trouvés sur les échantillons de différentes puces sur une tranche. Ces échantillons peuvent être catégorisés en groupes : pas de claquage des deux côtés, claquage d'un seul côté ou claquage des deux côtés. La proportion de dispositifs montrant les caractéristiques particulières de chaque groupe est montrée dans le diagramme circulaire de la Fig. 4b. Nous avons trouvé que les échantillons sans antenne ont une probabilité beaucoup plus faible d'avoir des caractéristiques de claquage d'un seul côté. Des comportements symétriques des deux côtés sont trouvés dans la plupart des dispositifs n'ayant pas subi de contrainte de charge plasma. Cela suggère davantage que la plupart des caractéristiques asymétriques dans une paire différentielle proviennent de contraintes de charge lorsque la structure d'antenne est attachée.

En utilisant le V_BD obtenu par la méthode ci-dessus, les cartes de tranche du niveau PID et du V_BD des dispositifs de motifs type I et II sont comparées dans la Fig. 5. Une grande similarité entre les cartes de tranche du V_BD des deux types de dispositifs de surveillance et les niveaux de charge de référence correspondants est obtenue à partir de l'enregistreur PID, voir Fig. 5a. La tension PID est censée enregistrer les événements de charge d'électrons et d'ions pendant les processus métalliques [14]. Cependant, les échantillons sur une tranche sont trouvés principalement soumis à plus de charge d'électrons que de charge d'ions [14]. Nous pensons qu'une certaine corrélation régionale peut être observée entre les cartes de la Fig. 5a, b. Alors que la carte de tranche dans la Fig. 5c du motif II, qui ne montre pas de similarité évidente avec celle de la Fig. 5a, suggère que la contrainte bidirectionnelle [15] pourrait entraîner un effet secondaire sur les couches diélectriques, nécessitant une investigation plus approfondie. Les tensions de claquage mesurées à partir des nouveaux motifs de test vs. les niveaux PID de référence comparés dans la Fig. 6 révèlent davantage que plus le niveau PID sur une puce est élevé, plus son V_BD des nouveaux motifs de test est bas. De plus, des corrélations négatives significatives entre V_BD et les niveaux de charge plasma peuvent être établies. Pour étudier l'effet des contraintes unidirectionnelles et bidirectionnelles sur les dommages DIM, le V_BD mesuré à partir des dispositifs avec motifs type I et type II est résumé et comparé dans la Fig. 7. La distribution du V_BD obtenue à partir des dispositifs sur 60 puces sur tranches indique que les dispositifs ayant subi des contraintes de charge bidirectionnelles sont plus susceptibles de montrer un claquage DIM à une tension plus basse. Cela pourrait s'expliquer par le niveau de contrainte asymétrique alors que la polarité change à travers un DIM [16]. De plus, le courant de fuite induit par contrainte (SILC) mesuré avec 10 V à travers la couche diélectrique est un autre indicateur de l'augmentation d'états de piégeage [17] dans le film DIM. Pour minimiser davantage l'effet de variation puce-à-puce causé par la variation de processus, le rapport de fuite de chaque paire est utilisé comme indice pour évaluer davantage les dommages DIM. La Figure 8 montre qu'il n'y a essentiellement aucune corrélation entre le rapport de courant de fuite des deux types de dispositifs sur la même puce. C'est-à-dire que le désalignement entre les couches métal 1 et via 2 a des effets minimaux sur les deux motifs. Notons que le rapport de courant R, défini comme I_LR/I_LL, est un meilleur indice pour éliminer le bruit de variation puce-à-puce sur ces motifs. Sur des dispositifs complètement non biaisés, la contrainte de charge principale se produit à droite ou à gauche de manière complètement aléatoire. Ici, certains effets de biais sont trouvés sur les rapports de courant, où leur médiane de distribution n'est pas à 1. Pour s'assurer que seuls les dommages résultant des effets de charge plasma sont pris en compte, R est le rapport de courant normalisé, comme décrit dans la Fig. 9. Dans le graphique de distribution au centre de la tranche, R_N des dispositifs de motif type I suit de près le niveau de contrainte plasma des enregistreurs PID. D'autre part, R_N des dispositifs sensibles à la contrainte bidirectionnelle ne peut pas être entièrement expliqué par les niveaux PID enregistrés. Cela pourrait être causé par un niveau R_N significativement plus élevé dans les dispositifs de motif II, résultant d'événements additionnels de charge d'ions sur la tranche.

Conclusions

L'effet de charge induit par plasma sur l'intégrité des films DIM est étudié à travers de nouveaux motifs de test différentiels proposés sur des plateformes FinFET Cu BEOL avancées. Des dommages sous forme de claquage précoce et d'augmentation du SILC dans les couches DIM sont trouvés directement corrélés aux niveaux de charge plasma sur tranches de 12 pouces.

Disponibilité des données et matériaux

Non applicable.