RISC‑V International et CHIPS Alliance lancent le groupe de travail OmniXtend pour renforcer les standards de cohérence de cache

RISC‑V International et CHIPS Alliance ont annoncé une collaboration conjointe pour mettre à jour la spécification et le protocole OmniXtend Cache Coherency, tout en développant des outils pour les développeurs afin de supporter ce nouveau standard.

Un nouveau groupe de travail OmniXtend a été formé pour créer un standard ouvert, cohérent en cache, de mémoire unifiée pour les architectures de calcul multicœurs. OmniXtend est un protocole de réseau entièrement ouvert qui échange des messages de cohérence directement avec les caches des processeurs, les contrôleurs de mémoire et une variété d'accélérateurs, offrant un moyen efficace d'attacher de nouveaux accélérateurs, dispositifs de stockage et de mémoire aux systèmes sur puce (SoC) RISC‑V. Il peut également permettre des systèmes RISC‑V multi-sockets.

Le groupe mettra à jour la spécification et le protocole OmniXtend, développera des modèles de simulation architecturale, fournira une implémentation de référence au niveau RTL (register-transfer-level) et construira un banc de vérification. Ces outils simplifieront l'utilisation d'OmniXtend par les concepteurs pour les applications centrées sur les données.

« Alors que RISC‑V International développe des spécifications et des composants d'écosystème indépendants de l'implémentation, il est prioritaire de garantir que ce que nous développons fonctionne avec les standards émergents et établis », a déclaré Mark Himelstein, CTO de RISC‑V International. « Le groupe de travail conjoint collaborera avec divers groupes RISC‑V pour examiner le protocole OmniXtend en se concentrant sur la gestion du cache, en accordant une attention particulière à l'activation de la cohérence pour les membres de RISC‑V. »

« Le groupe de travail OmniXtend nouvellement formé définira le standard pour les architectures de calcul hétérogènes cohérentes et ouvertes », a déclaré Rob Mains, directeur général de CHIPS Alliance. « Nous prévoyons de permettre un mélange de blocs IP matériels, offrant aux développeurs une plus grande flexibilité de conception pour choisir ce qui convient le mieux à leurs besoins spécifiques. Nous encourageons la communauté RISC‑V à s'impliquer dans cette initiative importante, qui ouvrira de nouvelles possibilités de conception avec OmniXtend. »

Processus d'extension d'architecture en voie rapide

Le mois dernier, RISC‑V International a introduit un processus de voie rapide pour rationaliser la standardisation des petites propositions d'extension d'architecture. Ce processus cible les extensions simples qui bénéficient à une partie significative de la communauté RISC‑V, répondent à un problème clair, s'intègrent proprement dans l'architecture existante et sont exemptes de contention.

Le processus d'extension d'architecture en voie rapide définit les étapes pour développer et standardiser des extensions répondant à ces critères tout en maintenant un contrôle de qualité sous la supervision du comité permanent RISC‑V pertinent. Après examen interne, les propositions entrent dans une période de révision publique de 45 jours.

Himelstein a noté : « Le système de voie rapide nous permet de répondre plus rapidement aux besoins de la communauté RISC‑V alors que la diversité des solutions et applications RISC‑V continue de croître de manière exponentielle. »

L'extension ZiHintPause, qui permet aux ingénieurs de réduire la consommation d'énergie, est la première à être ratifiée sous ce nouveau processus. Elle améliore les performances des boucles d'attente active (spin-wait) et permet aux cœurs multithreads de libérer temporairement les ressources d'extension. L'extension ajoute une seule instruction PAUSE (encodée comme un HINT) à l'ISA. Himelstein a ajouté : « La ratification de ZiHintPause démontre comment ce processus simplifié accélère significativement l'examen d'extensions importantes, tout en maintenant le principe fondamental d'ouverture de RISC‑V avec une période de révision publique. »

Greg Favor, cofondateur et CTO de Ventana Micro Systems, a déclaré : « C'est une extension importante pour l'ISA RISC‑V, et nous sommes heureux de voir que ZiHintPause a pu être ratifiée rapidement et est maintenant disponible pour toute la communauté RISC‑V. La voie rapide maintient les contrôles et équilibres nécessaires pour garantir que les extensions sont correctement conçues et adhèrent à l'approche architecturale de RISC‑V, tout en ouvrant la voie à une expansion rapide de l'ensemble des extensions standardisées. »

Contenus connexes :

• Démystifier les extensions personnalisées dans la conception de SoC RISC‑V
• Le SoC Telink utilise l'extension RISC‑V P pour l'IA/ML en périphérie
• GPU open source basé sur RISC‑V
• Le cœur RISC‑V de Micro Magic atteint 110 000 CoreMarks/Watt
• Sommet RISC‑V : points forts de l'agenda
• Imperas étend le simulateur de référence RISC‑V pour l'analyse de vérification pilotée par la couverture