Cadence lance l'outil Cerebrus piloté par ML pour booster la productivité de conception de puces 10x et le PPA de 20%

La conception de puces évolue rapidement – les clients demandent plus de fonctionnalités, des empreintes plus petites, et une consommation d'énergie plus faible, poussant la complexité à de nouveaux sommets. Les ingénieurs sont de plus en plus étirés, rendant difficile la livraison de produits dans les délais. Cadence Design Systems répond avec Cerebrus Intelligent Chip Explorer, un outil propulsé par le machine learning (ML) qui optimise l'ensemble du flux RTL-à-signoff.

Cerebrus revendique jusqu'à une augmentation de 10 fois de la productivité de conception et une amélioration de 20 % en puissance, performance, et surface (PPA) à travers une large gamme d'applications, de l'électronique grand public au calcul hyperscale, 5G, automobile, et design mobile. La solution combine calcul sur site et cloud pour automatiser ce qui nécessitait traditionnellement des douzaines d'ingénieurs et des mois d'itération manuelle.

« C'est le premier outil d'optimisation full-flow digital utilisant le ML », a dit Rod Metcalfe, directeur du groupe de gestion de produit de Cadence. « Alors que la complexité de conception grandit, les ingénieurs sont forcés d'itérer manuellement, ce qui n'est pas scalable. Cerebrus tire parti du calcul massif pour rationaliser l'automatisation et débloquer une productivité plus élevée. »

Metcalfe a mis en évidence un cas où un seul ingénieur a convergé vers un design CPU mobile 5 nm amélioré en seulement 10 jours, boostant automatiquement son PPA.

Un autre cas d'usage démontre l'optimisation automatisée de floorplan, produisant des gains significatifs de timing et de puissance.

En réutilisant la connaissance de conception historique, Cerebrus élimine l'apprentissage manuel répétitif, libérant les ingénieurs pour se concentrer sur les tâches à haut impact. Cadence décrit cela comme une « révolution » dans l'automatisation de la conception électronique (EDA), positionnant l'outil comme essentiel pour les équipes abordant des nœuds avancés et une complexité de conception toujours croissante.

Les premiers adopteurs incluent Renesas et Samsung Foundry. Satoshi Shibatani de Renesas a noté que l'optimisation de flux automatisée avec Cerebrus a délivré plus de 10 % d'amélioration de la performance de conception. Sangyun Kim de Samsung Foundry a rapporté plus de 8 % de réduction de puissance sur des blocs critiques et une amélioration de 50 % du timing après seulement quelques jours d'utilisation.

• ML par renforcement : Explore des solutions de flux non évidentes, améliorant PPA et productivité.
• Réutilisation de modèle ML : Applique automatiquement les apprentissages passés aux nouveaux projets, raccourcissant la courbe d'apprentissage.
• Productivité améliorée : Un seul ingénieur peut auto-optimiser des flux full RTL-à-GDS pour plusieurs blocs simultanément.
• Calcul massivement distribué : S'échelonne sur ressources sur site ou cloud pour exploration rapide.
• Interface intuitive : Cockpit interactif fournit analytiques temps-réel et gestion des runs.

Cerebrus s'intègre parfaitement avec la suite digitale full-flow plus large de Cadence – incluant la synthèse Genus, l'implémentation Innovus, le signoff timing Tempus, la puissance RTL Joules, l'intégrité de puissance IC Voltus, et la vérification Pegasus – offrant aux clients un chemin rapide et prévisible vers la fermeture de conception.