RISC-V International et CHIPS Alliance collaborent sur OmniXtend

RISC-V International et CHIPS Alliance ont annoncé une collaboration conjointe pour mettre à jour la spécification et le protocole OmniXtend Cache Coherency, ainsi que la création d'outils de développement pour OmniXtend.

Dans le cadre de cette collaboration, RISC-V International et CHIPS Alliance ont formé un nouveau groupe de travail OmniXtend qui se concentrera sur la création d'une norme de mémoire unifiée ouverte, cohérente en cache pour les architectures de calcul multicœurs. OmniXtend est un protocole de réseau entièrement ouvert permettant d'échanger des messages de cohérence directement avec les caches de processeur, les contrôleurs de mémoire et divers accélérateurs, offrant un moyen efficace de connecter de nouveaux accélérateurs, dispositifs de stockage et de mémoire aux systèmes RISC-V sur puce (SoC). Il peut être utilisé pour créer des systèmes RISC-V multi-sockets.

Le groupe mettra à jour la spécification et le protocole OmniXtend, construira des modèles de simulation architecturale et une implémentation de niveau de transfert de registre (RTL) de référence, ainsi que créera un atelier de vérification. Ces outils pour un bus de cohérence de mémoire unifié et ouvert tirant parti d'OmniXtend permettront aux concepteurs de tirer plus facilement parti d'OmniXtend pour les applications centrées sur les données.

« Alors que RISC-V International développe des spécifications indépendantes de la mise en œuvre et des composants de l'écosystème, il est pour nous une priorité importante de nous assurer que tout ce que nous développons fonctionnera avec les normes émergentes et établies. Le groupe de travail conjoint interagira avec divers groupes RISC-V pour revoir le protocole OmniXtend en mettant l'accent sur la gestion du cache et en accordant une attention particulière à l'activation de la cohérence pour les membres de RISC-V », a déclaré Mark Himelstein, CTO chez RISC-V International. « À la suite de cet effort conjoint, la communauté RISC-V disposera des outils dont elle a besoin pour tirer parti d'une norme de mémoire ouverte, cohérente et unifiée pour tous les types d'applications centrées sur les données. »

« Le groupe de travail OmniXtend nouvellement formé établira la norme pour les architectures de calcul hétérogènes ouvertes et cohérentes. Nous prévoyons d'autoriser un mélange de blocs IP matériels, offrant aux développeurs une plus grande flexibilité de conception afin qu'ils puissent choisir ce qui convient le mieux aux besoins de leurs applications spécifiques », a déclaré Rob Mains, directeur général de CHIPS Alliance. « Nous encourageons la communauté RISC-V à s'impliquer dans cette initiative importante qui ouvrira de nouvelles possibilités de conception avec OmniXtend. »

Processus d'extension d'architecture accéléré

Le mois dernier, RISC-V International a facilité la standardisation des petites propositions d'extension d'architecture, avec un processus accéléré. Ce processus accéléré est un moyen de créer une extension d'architecture relativement petite sans créer de groupe de tâches. L'extension proposée devrait être de nature simple et présenter une valeur pour une partie importante de la communauté RISC-V. Il doit répondre à un problème ou à un besoin spécifique et clair, s'intégrer parfaitement dans l'architecture existante et les extensions de projet solides actuelles, et ne pas être sujet à controverse.

Le « processus d'extension d'architecture accélérée » (Fast Track) définit le processus de développement et de normalisation des extensions d'architecture qui répondent à des critères spécifiques, tout en fournissant un contrôle de qualité raisonnable sous la supervision et l'approbation du comité permanent RISC-V concerné. Une fois qu'une prolongation a été soumise pour examen, elle fera l'objet d'un examen interne avant d'entrer dans un processus d'examen public de 45 jours.

Himelstein a commenté :« Le système Fast Track nous permet de répondre plus rapidement aux besoins de la communauté RISC-V alors que la diversité des solutions et des applications RISC-V continue de croître de manière exponentielle. »

L'extension ZiHintPause, qui permet aux ingénieurs de réduire la consommation énergétique de leurs conceptions, est la première à être ratifiée dans le cadre de ce nouveau processus. L'extension contribue également à améliorer les performances des boucles d'attente de rotation et permet aux cœurs multithreads de renoncer temporairement aux ressources d'extension. L'extension ZiHintPause ajoute une seule instruction PAUSE (codée en tant qu'instruction HINT) à l'ISA. Himelstein a déclaré : « La ratification de ZiHintPause démontre comment ce processus simplifié accélère considérablement l'examen des extensions importantes, tout en maintenant le principe d'ouverture de RISC-V avec une période d'examen public. »

"Il s'agit d'une extension importante pour l'ISA RISC-V, nous sommes donc heureux de voir que ZiHintPause a pu être ratifié rapidement et est désormais disponible pour l'ensemble de la communauté RISC-V", a déclaré Greg Favor, co-fondateur et CTO, Ventana Micro Systems. "Fast Track maintient les contrôles et contrepoids nécessaires pour garantir que les extensions sont correctement conçues et adhèrent à l'approche architecturale de RISC-V, tout en ouvrant la voie à RISC-V International pour étendre rapidement son ensemble d'extensions standardisées."

Contenus associés :

• Éliminer le mystère des extensions personnalisées dans la conception du SoC RISC-V
• Telink SoC utilise l'extension RISC-V P pour l'IA/ML sur les appareils de périphérie
• Le GPU Open Source s'appuie sur RISC-V
• Le cœur Micro Magic RISC-V fournit 110 000 CoreMarks/Watt
• Sommet RISC-V :points saillants de l'ordre du jour
• Imperas étend le simulateur de référence RISC-V pour l'analyse de vérification basée sur la couverture