les blocs personnalisés eFPGA suralimentent les systèmes d'accélération des données

Je m'intéresse depuis longtemps à la technologie issue d'Achronix. Ils ont d'abord attiré mon intérêt vers 2004/2005 avec leur fabric FPGA asynchrone. Finalement, cela a réussi à atteindre des vitesses équivalentes à un FPGA synchrone cadencé à 2 GHz (s'il y avait une telle bête), mais cela n'était applicable qu'à un nombre limité d'applications algorithmiques et de flux de données.

En 2013, Achronix a lancé une famille de FPGA autonomes hautes performances et haute densité appelés Speedster, qui se concentraient sur des applications ciblées. Le portefeuille de produits Achronix a été complété en 2016 par Speedcore, qui est un FPGA embarqué (eFPGA) hautes performances.

Les FPGA sont idéaux pour accélérer l'intelligence artificielle (IA)/l'apprentissage automatique (ML) à forte intensité de données, les applications sans fil 5G, les ADAS automobiles, les centres de données et les réseaux. Une solution consiste à utiliser un FPGA autonome, comme un Speedster, en conjonction avec un processeur autonome ou un System-on-Chip (SoC). Cependant, des performances beaucoup plus élevées, associées à une consommation d'énergie nettement inférieure, peuvent être obtenues en intégrant la structure FPGA principale (l'eFPGA) dans le SoC lui-même.

Dans le cas de Speedcore, les développeurs SoC ont accès à une bibliothèque de blocs prédéfinis pour Logic, DSP, BRAM et LRAM.

Ces blocs sont présentés en colonnes. De plus, les développeurs peuvent spécifier la "hauteur" souhaitée (nombre de blocs dans une colonne), la "largeur" ​​(nombre de colonnes) et le "mix" (types de colonnes). Certains projets peuvent bénéficier de plus de logique et moins de DSP, par exemple, tandis que d'autres peuvent nécessiter plus de DSP et de mémoire.

Désormais, ceux qui vivent du côté logiciel du monde sont habitués à profiler leur code pour identifier les fonctions de goulot d'étranglement, qu'ils affinent ensuite pour obtenir les performances les plus élevées possibles. Eh bien, Achronix offre désormais la même capacité à ceux d'entre nous qui traînent du côté matériel de la clôture.

Pour les développeurs qui exigent les performances les plus élevées possibles, Achronix offre désormais la possibilité de créer des blocs personnalisés Speedcore. Ces blocs personnalisés sont définis en collaboration par Achronix avec ses clients via une analyse détaillée de l'architecture des charges de travail d'accélération. Les fonctions répétées qui sont des goulots d'étranglement de performance et/ou de zone fournissent des candidats idéaux pour être renforcés dans des blocs personnalisés Speedcore.

À titre d'exemple, considérons une fonction de reconnaissance d'objets YOLO (« vous ne regardez qu'une seule fois ») utilisée dans un système avancé de détection et d'identification d'objets en temps réel. Dans ce cas, la création et le déploiement de blocs personnalisés Speedcore qui optimisaient le DSP et les blocs de mémoire pour la multiplication matricielle ont entraîné une réduction significative de la taille des matrices.

Les outils de conception Achronix ACE prennent entièrement en charge les blocs personnalisés Speedcore, de la capture de conception à la génération de flux de bits et au débogage du système de la même manière que les mémoires et les blocs DSP. Achronix crée une interface graphique unique pour chaque bloc personnalisé Speedcore qui gère toutes les règles de configuration. ACE contient des détails de synchronisation complets pour toutes les configurations des blocs personnalisés Speedcore, ce qui lui permet d'effectuer un placement et un itinéraire basés sur la synchronisation pour les conceptions. Enfin et surtout, les développeurs peuvent également utiliser le puissant analyseur logique intégré SnapShot d'ACE pour créer des déclencheurs complexes et afficher des signaux d'exécution dans les appareils Speedcore.

Pour plus d'informations sur les blocs personnalisés Speedster, Speedcore et Speedcore, veuillez visiter le site Web d'Achronix.