Optimisation de la conception PCB haute vitesse : relever les défis de l'intégrité du signal

Avec le progrès constant des technologies électroniques, l'augmentation de la fréquence d'horloge dans les systèmes numériques, le temps de front montant de plus en plus court, le système PCB est devenu une structure de système à haute performance, bien plus qu'une simple plateforme supportant les composants. Du point de vue de la performance électrique, l'interconnexion entre les signaux haute vitesse n'est plus expéditive ou transparente et l'influence de l'interconnexion entre les pistes sur le PCB haute vitesse et les propriétés du plan de carte ne peut plus être négligée. Réussir à traiter les problèmes d'intégrité du signal, y compris la réflexion, le diaxtalk, le délai, l'appel et l'adaptation d'impédance causés par l'interconnexion des signaux haute vitesse et assurer la qualité de la transmission du signal détermine le succès de la conception.

Théorie de base de l'intégrité du signal PCB

Circuit haute vitesse et son principe de détermination

Le terme définissant le circuit haute vitesse vient principalement en deux versions. D'une part, dans un circuit, lorsque le délai des signaux numériques sur les lignes de transmission est supérieur à 20 % du temps de front montant, ce circuit peut être considéré comme un circuit haute vitesse. D'autre part, dans un circuit, lorsque la fréquence du circuit analogique numérique atteint ou dépasse 45 MHz à 50 MHz, le circuit est considéré comme haute vitesse.

Fondamentalement, si L (longueur des pistes) est supérieur à Tᵣ, le circuit est considéré comme haute vitesse ; si L est inférieur à Tᵣ, le circuit est considéré comme basse vitesse. Ici, Tᵣ fait référence au temps de front montant d'impulsion.

Vitesse de transmission du signal et temps de front montant d'impulsion

La vitesse de transmission du signal dans l'air est de 3 × 10⁸ m/s ; la constante diélectrique du FR4 qui est le matériau du PCB est affichée comme εᵣ = 4. La vitesse de transmission du signal dans le PCB peut être calculée en utilisant la formule .

Vₚ est égal à 15 cm/ns, soit environ 6 pouces/ns. Le temps de front montant d'impulsion Tᵣ = 1/(10 × f_clk) et le temps de front montant d'un signal 100 MHz est de 1 ns. Lorsque le délai des signaux sur le routage PCB est supérieur à 20 % du temps de front montant, un appel évident aura lieu sur les signaux. Pour une onde carrée dont le temps de montée est de 1 ns (100 MHz), lorsque la longueur de routage du PCB est supérieure à 0,2 ns × 6 = 1,2 pouce, un appel sérieux aura lieu sur les signaux. Par conséquent, la longueur critique est de 1,2 pouce (environ 3 cm).

Impédance caractéristique

L'impédance caractéristique est un paramètre important dans l'adaptation d'impédance qui influence la réflexion, l'appel, le sur- et sous-dépassement et se rapporte directement à l'intégrité de la transmission du signal haute vitesse, ce qui est très important dans la conception haute vitesse.

Les signaux se transmettent le long des lignes de transmission, dont le rapport entre tension et courant est considéré comme l'impédance transitoire. L'impédance transitoire sur les lignes de transmission est calculée par la formule . Dans cette formule, Cₗ fait référence à la capacité par unité de longueur dont l'unité est pF/pouce (généralement 3,3 pF/pouce). Lorsque l'impédance transitoire le long des lignes de transmission est une valeur constante, cette valeur est considérée comme l'impédance caractéristique sur les lignes de transmission. Pour les lignes micro-ruban et les lignes ruban sur PCB, leur impédance caractéristique peut être déterminée par l'outil de conception de ligne de transmission Polar Si9000, comme montré dans la Figure 1.

Éléments influençant l'intégrité du signal et solutions

Adaptation d'impédance

L'adaptation d'impédance est requise dans la conception de circuit haute vitesse afin d'assurer une transmission de données rapide et correcte. Le système d'accumulation de données est généralement composé de capteur, instrument de conditionnement de signal, puce d'accumulation de données AD, FPGA et SDRAM, comme montré dans la Figure 2.

L'AD9649 est appliqué comme puce AD avec une alimentation de 1,8 V et un échantillonnage parallèle par ligne de données 14 bits. La fréquence d'échantillonnage est réglée à 20 M. Le PCI9054 est choisi comme puce d'interface PCI, supportant la transmission de données DMA. Le 93LC66B est choisi comme puce de configuration PCI. Le HY57V561620FTP-H est appliqué comme stockage de données, consistant en 4 BANKs chacun ayant un espace mémoire de 4M × 16 bits, 13 lignes d'adresse de rangée et 9 lignes d'adresse de colonne. L'EP1C6F256C8 est choisi par le FPGA avec une tension de borne de 3,3 V et une tension de cœur de 1,5 V. La largeur du bus PCI est de 32 bits avec une horloge de 33 MHz choisie comme horloge d'écriture et de lecture et la vitesse max d'écriture et de lecture atteint 132 Mo par seconde, capable de supporter la transmission haute vitesse des données accumulées.

Les éléments suivants doivent être pris en considération dans le processus de conception des PCB :

a. En tant que partie de mélange de numérique et analogique, l'AD est l'un des points clés dans la conception PCB. En raison de la haute fréquence de la partie numérique, la partie analogique est assez sensible aux interférences. Si un traitement approprié n'est pas mis en œuvre, les signaux numériques auront tendance à interférer avec les signaux analogiques, de sorte que des problèmes EMI surviendront. Les principes corrects que les concepteurs doivent suivre sont : premièrement, la masse numérique et la masse analogique doivent être divisées sur le PCB à signaux mixtes ; deuxièmement, les composants électroniques analogiques et numériques sont classifiés avec la masse analogique distribuée dans la zone analogique et la masse numérique distribuée dans la zone numérique ; troisièmement, la masse analogique et la masse numérique sont connectées avec des perles magnétiques autour de la région de segmentation. Ces mesures sont capables de mettre en œuvre la séparation entre la masse numérique et la masse analogique.

b. La SDRAM est appliquée dans le système d'accumulation de données et le manuel indique clairement que les lignes de données connectées au FPGA doivent être configurées avec une adaptation d'impédance de 50 Ω afin d'assurer la transmission haute vitesse, comme montré dans la Figure 3.

Après que le FPGA a écrit les données accumulées dans la SDRAM, un rafraîchissement doit être constamment effectué afin de maintenir les données et la période de rafraîchissement de chaque rangée doit être plus rapide que 64 millisecondes.

Les étapes d'adaptation d'impédance par le logiciel Polar Si9000 sont affichées comme suit :

a. Les lignes de signal haute vitesse doivent traverser la surface supérieure du PCB et les trous doivent être évités autant que possible. Le modèle de structure de ligne micro-ruban est choisi dans le logiciel, comme montré dans la Figure 4.

L'adaptation d'impédance de 50 Ω est généralement réalisée sur le routage à une seule extrémité et l'adaptation d'impédance de 90 Ω est généralement réalisée sur le routage différentiel (tel que USB 2.0 D+, D-).

b. La valeur d'adaptation d'impédance nécessaire et les valeurs spécifiques de la technique de fabrication PCB sont remplies sur l'interface du logiciel avec des paramètres incluant l'épaisseur diélectrique, la constante diélectrique du matériau PCB, l'épaisseur du cuivre, l'épaisseur de l'huile verte et la constante diélectrique de l'huile verte.

Article	Description	Valeur de référence et calculée
H1	Épaisseur diélectrique (préimprégné ou matériau de carte)	3,5-8,5 mil
Er1	Constante diélectrique du matériau de carte	4-4,6
W1	Largeur de routage de signal	Basée sur la valeur d'impédance
C1	Épaisseur de l'huile verte du matériau de substrat	0,8 mil
C2	Épaisseur de l'huile verte sur le cuivre	0,5 mil
CEr	Constante diélectrique de l'huile verte	3,3
Zo	Valeur d'impédance à adapter	Une seule extrémité : 50 Ω Différentiel : 90 Ω

Les paramètres spécifiques de la technique de fabrication peuvent être connus par la communication avec le fabricant PCB afin que la largeur des pistes puisse être déterminée. Pour les lignes micro-ruban différentielles, la distance entre les pistes (S1) doit également être déterminée.

c. Si la largeur de pistes calculée est relativement grande et que le routage PCB ne peut pas être complété, plus de communication doit être faite avec les fabricants PCB pour ajuster les paramètres dans la technique de fabrication avec l'exigence de conception satisfaite.

Diaxtalk

Le diaxtalk fait référence à l'interférence de bruit de tension inattendue sur les lignes de transmission adjacentes en raison du couplage électromagnétique lorsque les signaux sont transmis sur les lignes de transmission. Un diaxtalk excessif peut conduire à un déclenchement erroné du circuit, de sorte que le système ne fonctionne pas normalement. Le diaxtalk est généré par le couplage électromagnétique et le couplage est divisé en couplage capacitif et couplage inductif. Le premier est en fait l'interférence électromagnétique menée par le courant inductif causé suite au changement de tension à la source d'interférence, tandis que le second est en fait l'interférence électromagnétique menée par la tension inductive causée suite au changement de courant à la source d'interférence. Comme l'état de la source d'interférence change, une série d'impulsions d'interférence sera générée sur les objets interférés, ce qui est très courant dans les systèmes haute vitesse.

Les mesures pour traiter le diaxtalk sont affichées comme suit :

1. L'orthogonalité doit être maintenue sur les directions de routage entre les plans adjacents. La même direction doit être évitée dans les plans adjacents avec différentes lignes de signal afin de réduire le diaxtalk. Surtout lorsque la vitesse du signal est relativement élevée, la masse doit être considérée pour séparer les plans de routage et les lignes de signal doivent être séparées par des lignes de signal de masse.
2. Afin de réduire le diaxtalk entre les lignes, l'espacement entre les lignes doit être suffisamment grand. Lorsque la distance entre les centres des lignes n'est pas inférieure à trois fois la largeur de ligne, 70 % du champ électrique peut être arrêté de l'interférence mutuelle, ce qui est le principe 3W.
3. Dans la situation où les lignes de signal haute vitesse satisfont l'exigence, l'adaptation peut être accessible au terminal de jonction pour réduire ou éliminer la réflexion et diminuer le diaxtalk.

Application de la méthode de conception d'intégrité du signal

Dans le processus de conception PCB, de nombreuses règles de conception ont été résumées basées sur la théorie de l'intégrité du signal. Avec la référence de ces règles de conception PCB, l'intégrité du signal peut être mieux obtenue. Dans le processus de conception PCB, l'information de conception doit être connue en détail, incluant :

1. Position de disposition des composants, s'il y a des exigences spéciales sur les composants avec grande puissance et dissipation de chaleur sur les composants de puce.
2. Classification des signaux, vitesse, direction de transmission et exigence d'adaptation d'impédance.
3. Capacité de pilotage du signal, signal clé et mesures de protection.
4. Types d'alimentation, de masse, exigence de limite de bruit d'alimentation et de masse, réglage du plan d'alimentation et de masse et division.
5. Type et vitesse des lignes d'horloge, source des lignes d'horloge, direction, exigence de délai d'horloge et exigence maximale de routage.

Ressources utiles

• 3 techniques de routage sur la conception de circuit de signal haute vitesse PCB
• Méthode de suppression de la réflexion de signal dans le layout PCB haute vitesse
• Analyse d'intégrité du signal et conception PCB sur circuit mixte numérique-analogique haute vitesse
• Contrôle d'impédance des vias et son influence sur l'intégrité du signal dans la conception PCB
• Service de fabrication PCB complet de PCBCart - Options à valeur ajoutée multiples
• Service d'assemblage PCB avancé de PCBCart - À partir de 1 pièce