Référence de tension sans résistance ultra-basse consommation avec PSRR exceptionnel

Résumé

Dans cet article, une référence de tension sous-seuil sans résistance à l'échelle du nanowatt avec un rapport de rejet d'alimentation (PSRR) élevé est présentée. Un diviseur de tension MOS auto-biais est proposé pour fournir le courant de biais pour l'ensemble de la référence de tension, qui est un courant à coefficient de température (TC) positif contenant les caractéristiques de tension de seuil. En injectant le courant généré dans un transistor avec une tension de seuil différente, une tension de seuil delta avec un TC négatif grandement réduit est réalisée et compensée en température par un élément PTAT (proportionnel à la température absolue) positif généré simultanément. Par conséquent, une référence de tension stable en température est atteinte dans la méthode compacte proposée avec une faible consommation d'énergie et un PSRR élevé. Les résultats de vérification avec la technologie CMOS 65 nm démontrent que la tension d'alimentation minimale peut être aussi basse que 0,35 V avec une surface active de 0,00182 mm². La tension de référence générée est de 148 mV, avec un TC de 28 ppm/°C pour la plage de température de −30 à 80 °C. La sensibilité de ligne est de 1,8 mV/V, et le PSRR sans aucun condensateur de filtrage à 100 Hz est de 53 dB avec une consommation d'énergie de 2,28 nW.

Introduction

La référence de tension est l'un des modules centraux dans les systèmes électroniques, largement utilisée dans l'électronique médicale, la gestion d'énergie, les capteurs environnementaux sans fil et les circuits de communication. Comme la tension d'alimentation des systèmes électroniques continue de diminuer avec l'amélioration de la technologie, les exigences pour une référence de tension à faible consommation avec une technologie à l'échelle nanométrique augmentent de manière critique [1, 2].

Les références de tension conventionnelles sont basées sur un circuit de référence de bande interdite (BGR), qui est une somme pondérée de V_BE et de la tension thermique [3, 4]. Cependant, en raison du comportement non-linéaire en température de V_BE, il est essentiel d'utiliser des approches de compensation de courbure pour améliorer la précision du BGR [5, 6]. Un autre inconvénient du BGR est la consommation d'énergie. Le V_BE est d'environ 0,7 V sans diminuer avec l'amélioration du processus, ce qui restreint absolument la tension d'alimentation. Cela rend les BGR inadaptés pour les applications à basse tension et à l'échelle nanométrique.

Afin d'atteindre un fonctionnement à faible consommation, les références de tension sous-seuil MOS-only sont progressivement adoptées [7,8,9,10]. Comme les transistors dans une région d'inversion faible ont des avantages inhérents dans les applications à faible consommation avec un courant très petit, la consommation d'énergie des références de tension relatives peut être efficacement réduite. De plus, puisque les caractéristiques du transistor à effet de champ à oxyde métallique (MOSFET) sont cohérentes avec l'amélioration du processus, la référence de tension basée sur MOSFET est plus adaptable aux technologies avancées. En outre, l'utilisation de résistances devrait aussi être évitée dans les applications à faible consommation. Puisque le courant dans la référence de tension est généralement inversement proportionnel à la valeur de résistance, une faible dissipation de puissance signifie des résistances de haute valeur [10], qui peuvent induire un bruit important occupant une grande surface de puce.

Le rapport de rejet d'alimentation (PSRR) est un autre paramètre important de la référence de tension. Les solutions conventionnelles pour améliorer le PSRR sont au coût de la surface de puce et de la consommation d'énergie, telles que des amplificateurs additionnels [11], des transistors à canal long [12], des structures en cascode et un étage de gain additionnel [13].

Afin de surmonter les problèmes mentionnés ci-dessus, une référence de tension sous-seuil MOSFET-only sans résistance à l'échelle du nanowatt avec un PSRR élevé est proposée dans ce bref, qui est adaptée pour la technologie avancée, tel que le processus à l'échelle nanométrique. Un diviseur de tension MOSFET auto-biais pour l'amélioration du PSRR est adopté dans la référence de tension proposée, qui peut générer un courant à coefficient de température (TC) positif contenant les caractéristiques de tension de seuil. Le courant sert de courants de biais pour l'ensemble de la référence de tension. De plus, la tension de seuil intégrée dans le courant de biais est reproduite en injectant le courant de biais dans un MOSFET avec des tensions de seuil différentes dans l'article. Avec la méthode proposée, une tension de seuil delta (∆V_TH) avec un TC négatif grandement réduit est obtenue. De plus, un élément proportionnel à la température absolue (PTAT) pondéré est également obtenu, tandis qu'une somme pondérée de ∆V_TH et de tension PTAT est réalisée en même temps. En raison de l'annulation mutuelle des TC de deux tensions de seuil différentes, la tension PTAT requise peut être grandement réduite pour la compensation de température. Par cette méthode, une référence de tension MOSFET-only sans résistance est réalisée par une structure compacte avec une faible consommation d'énergie.

Méthode

Comme montré dans la Fig. 1, la référence de tension proposée est composée d'un circuit de démarrage, d'un générateur de courant auto-biais, et d'un circuit de génération de V_REF. Tous les MOSFETs à canal n sont des NMOS à tension de seuil moyenne (mvt NMOS). MP4 est un transistor PMOS à tension de seuil haute (hvt PMOS), et les autres MOSFETs à canal p sont des PMOS à tension de seuil moyenne (mvt PMOS). Tous les transistors montrés dans la Fig. 1 opèrent dans la région sous-seuil, sauf ceux dans le circuit de démarrage.

Référence de tension sans résistance ultra-basse consommation avec PSRR exceptionnel

Circuit de démarrage

Le circuit de démarrage consiste en MP5, MP6 et MN4. Au début d'une phase de mise sous tension, le potentiel de grille de MP6 est bas et MP6 est conduit. Le courant généré par MP6 fait monter le potentiel de grille de MN1 et MN2, et tout le circuit commence à fonctionner. En même temps, MP5 charge le condensateur de démarrage, MN4. Avec la procédure de charge de MN4, le transistor MP6 est progressivement coupé, ce qui fait que le circuit de démarrage se sépare du cœur de la référence de tension proposée sans dissipation d'énergie additionnelle. Par cette méthode, la référence de tension proposée peut fonctionner dans un point de fonctionnement désiré tout en évitant un point de dégénérescence.

Générateur de courant auto-biais

La partie centrale dans la Fig. 1 est un générateur de courant auto-biais, qui est basé sur un diviseur de tension MOSFET-only. Le courant de biais avec TC positif pour l'ensemble de la référence de tension est généré dans cette partie, qui est pertinent à la tension de seuil moyenne de NMOS. La caractéristique unique du courant de biais présenté est adoptée pour réaliser la référence de tension proposée d'une manière commode, qui sera analysée dans la section "Méthode".

En ce qui concerne la caractéristique tension-courant d'un transistor dans la région sous-seuil, le courant de drain du transistor dans le sous-seuil devient presque indépendant de V_DS avec V_DS> 4V_T, où V_T = kT/q est la tension thermique, k est la constante de Boltzmann, q est la charge élémentaire, et T est la température absolue. Donc, le courant peut être exprimé comme :

$$ {I}_{\mathrm{D}}={SI}_{\mathrm{SQ}}\exp \left(\frac{V_{\mathrm{GS}}-{V}_{\mathrm{TH}}}{mV_{\mathrm{T}}}\right) $$ (1)

où S = W/L est le rapport d'aspect, m est le facteur de pente sous-seuil, V_TH est la tension de seuil, et I_SQ représente le courant spécifique et est présenté par :

$$ {I}_{\mathrm{SQ}}=\mu {C}_{\mathrm{OX}}\left(m-1\right){V_T}^2 $$ (2)

où μ est la mobilité des porteurs et C_OX est la capacitance d'oxyde par unité de surface.

Par conséquent, les courants à travers le diviseur de tension MOSFET-only, formé par MN1, MN2 et MN3, peuvent être exprimés comme suit :

$$ {I}_{\mathrm{D}\_\mathrm{MN}1}={S}_{\mathrm{MN}1}{I}_{\mathrm{SQN}}\exp \left(\frac{V_{\mathrm{GS}\_\mathrm{MN}1}-{V}_{\mathrm{THN}}}{mV_{\mathrm{T}}}\right) $$ (3) $$ {I}_{\mathrm{D}\_\mathrm{MN}2}={S}_{\mathrm{MN}2}{I}_{\mathrm{SQN}}\exp \left(\frac{V_{\mathrm{GS}\_\mathrm{MN}2}-{V}_{\mathrm{THN}}}{mV_{\mathrm{T}}}\right) $$ (4) $$ {I}_{\mathrm{D}\_\mathrm{MN}3}={S}_{\mathrm{MN}3}{I}_{\mathrm{SQN}}\exp \left(\frac{V_{\mathrm{GS}\_\mathrm{MN}3}-{V}_{\mathrm{THN}}}{mV_{\mathrm{T}}}\right) $$ (5)

où I_SQN est le courant spécifique de NMOS et V_THN est la tension de seuil de NMOS.

Puisque les rapports d'aspect de MN2 et MN3 sont les mêmes et I_{D_MN2} = I_{D_MN3}, V_{GS_MN2} = V_{GS_MN3} est garanti. Cela fait V_{GS_MN1} = 2V_{GS_MN2}. De plus, les transistors PMOS forment les miroirs de courant et définissent les rapports de courant K₁ = S_MP1/S_MP2 et K₂ = S_MP3/S_MP2. La relation des courants de drain entre MN1 et MN2 peut être exprimée comme :

$$ {I}_{\mathrm{D}\_\mathrm{MN}1}={K}_1{I}_{\mathrm{D}\_\mathrm{MN}2} $$ (6)

Combiné avec les Éqs. (3)–(6), le V_{GS_MN2} et I_{D_MN2} peuvent être donnés par :

$$ {V}_{\mathrm{GS}\_\mathrm{MN}2}={mV}_{\mathrm{T}}\ln \left(\frac{K_1{S}_{\mathrm{MN}2}}{S_{\mathrm{MN}1}}\right) $$ (7) $$ {I}_{\mathrm{D}\_\mathrm{MN}2}={S}_{\mathrm{MN}2}{I}_{\mathrm{SQN}}\exp \left(\ln \frac{K_1{S}_{\mathrm{MN}2}}{S_{\mathrm{MN}1}}-\frac{V_{\mathrm{THN}}}{mV_{\mathrm{T}}}\right) $$ (8)

Pour la commodité de l'analyse, l'Éq. (8) peut être abrégée comme :

$$ {I}_{\mathrm{D}\_\mathrm{MN}2}={aT}^{2-{n}_1}\exp \left(b-\frac{V_{\mathrm{THN}}}{mV_{\mathrm{T}}}\right) $$ (9)

où a = S_MN2μ_n0C_OX(m − 1)(k/q)² et b = ln(K₁S_MN2/S_MN1) sont indépendants de la température, μ_n0 est un facteur indépendant de la température de la mobilité des porteurs, et n₁ est le terme d'exposant de température absolue de la mobilité des porteurs, qui est généralement autour de 1,5.

Comme montré dans l'Éq. (9), la tension de seuil V_THN est complémentaire à la température absolue (CTAT), tandis que la tension thermique V_T est proportionnelle à la température absolue (PTAT). À mesure que la température augmente, V_THN/(mV_T) diminuera, de sorte que les caractéristiques de courant positif du courant de biais seront améliorées.

Par cette méthode, un courant de biais à TC positif est réalisé par une structure MOSFET-only, qui porte les caractéristiques de la tension de seuil NMOS.

Circuit de génération de V_REF

Le circuit de génération de V_REF est montré dans la partie droite de la Fig. 1, qui est seulement formé par deux transistors, MP3 et MP4. En raison de l'opération dans la région sous-seuil, I_{D_MP4} peut être écrit comme :

$$ {I}_{\mathrm{D}\_\mathrm{MP}4}={S}_{\mathrm{MN}4}{I}_{\mathrm{SQP}}\exp \left(\frac{\mid {V}_{\mathrm{GS}\_\mathrm{MP}4}\mid -\mid {V}_{\mathrm{THP}}\mid }{mV_{\mathrm{T}}}\right) $$ (10)

où I_SQP est le courant spécifique de PMOS et V_THP est le V_TH de PMOS.

Puisque I_{D_MP4} = K₂I_{D_MN2}, les caractéristiques de la tension de seuil NMOS, V_THN, peuvent être transférées au nœud de sortie et superposées avec les caractéristiques de la tension de seuil PMOS, V_THP. Des Éqs. (8) et (10), V_REF peut être écrit comme :

$$ {V}_{\mathrm{REF}}=\mid {V}_{\mathrm{THP}}\mid -{V}_{\mathrm{THN}}+{mV}_{\mathrm{T}}\ln \left(\frac{K_2{S}_{\mathrm{MN}2}{I}_{\mathrm{SQn}}}{S_{\mathrm{MP}4}{I}_{\mathrm{SQP}}}\right)+{mV}_{\mathrm{T}}\ln \left(\frac{K_1{S}_{\mathrm{MN}2}}{S_{\mathrm{MN}1}}\right) $$ (11)

Comme montré dans les deux premiers termes de l'Éq. (11), une tension de seuil delta est réalisée. Puisque V_TH = V_TH0 − βT, où V_TH0 est la tension de seuil à 0 K et β est le TC de la tension de seuil, la tension de seuil delta générée est une tension complémentaire à la température absolue (CTAT) avec un TC grandement réduit avec |βV_THP| > βV_THN. De plus, deux tensions PTAT additionnelles sont simultanément réalisées et montrées dans les deux derniers termes de l'Éq. (11), qui sont adoptées pour annuler le TC réduit de la tension de seuil delta. Par conséquent, une tension de référence compacte stable en température est réalisée sans structure compliquée, qui est stable à |V_THP0| − V_THN0.

Basé sur l'analyse précédente, une référence de tension MOSFET-only à faible consommation est réalisée dans cet article qui ne nécessite que trois branches dans le cœur. Avec les caractéristiques uniques d'une source de courant auto-biassée, un PMOS diode-connected est adopté pour atteindre une tension CTAT avec TC réduit, générateur de tension PTAT et sommation pondérée en même temps. De plus, la structure proposée est seulement construite par des MOSFETs, et la tension de référence générée est proportionnelle à la tension de seuil delta. Par conséquent, la référence de tension proposée est plus adaptée pour les applications à faible consommation d'énergie avec une technologie à l'échelle nanométrique, qui peut être étendue à des technologies plus avancées.

PSRR de la référence de tension proposée

Afin d'illustrer la performance PSRR, les chemins du bruit de tension d'alimentation vers V_REF et les diagrammes de fonction équivalents correspondants sont montrés dans la Fig. 2.

Basé sur la Fig. 2, le modèle petit signal du chemin 3 est montré dans la Fig. 3, et l'équation suivante peut être obtenue :

$$ \frac{v_{\mathrm{dd}}-{v}_{\mathrm{A}}}{r_{\mathrm{ds},\mathrm{MP}1}}+{g}_{\mathrm{m},\mathrm{MP}1}{v}_{\mathrm{dd}}=\frac{v_{\mathrm{A}}}{r_{\mathrm{ds},\mathrm{MN}1}}+{g}_{\mathrm{m},\mathrm{MN}1}{v}_{\mathrm{A}} $$ (12)

De l'Éq. (12), l'expression du bruit d'alimentation à travers le chemin 3 vers le nœud A peut être donnée par :

$$ {Av}_{\mathrm{path}3}=\frac{v_{\mathrm{A}}}{v_{\mathrm{dd}}}=\frac{r_{\mathrm{ds},\mathrm{MN}1}+{g}_{\mathrm{m},\mathrm{MP}1}{r}_{\mathrm{ds},\mathrm{MN}1}{r}_{\mathrm{ds},\mathrm{MP}1}}{r_{\mathrm{ds},\mathrm{MP}1}+{r}_{\mathrm{ds},\mathrm{MN}1}+{g}_{\mathrm{m},\mathrm{MN}1}{r}_{\mathrm{ds},\mathrm{MN}1}{r}_{\mathrm{ds},\mathrm{MP}1}} $$ (13)

La transconductance du transistor opérant dans la région sous-seuil est g_m = I_D/mV_T. Par conséquent, la relation entre g_m,MP1 et g_m,MN1 avec le même courant peut être donnée comme g_m,MP1 = g_m,MN1. Alors, l'Éq. (13) peut être simplifiée comme :

$$ {Av}_{\mathrm{path}3}\approx 1 $$ (14)

Le nœud B a aussi un effet sur le nœud A à travers le chemin 1, mais l'effet est opposé au chemin 3, ce qui peut être exprimé comme :

$$ {Av}_{\mathrm{path}1}\approx -1 $$ (15)

Pour V_A = 2V_GS,MN2, le gain du chemin 2 est donné comme :

$$ {Av}_{\mathrm{path}2}=-\frac{1}{2}{g}_{\mathrm{m},\mathrm{MN}2}\left(2{r}_{\mathrm{ds},\mathrm{MN}2}\Big\Vert \frac{1}{g_{\mathrm{m},\mathrm{MP}2}}\right)\approx -\frac{1}{2} $$ (16)

L'effet de v_dd sur le nœud B à travers le chemin 4 peut être écrit comme :

$$ {Av}_{\mathrm{path}4}=\frac{2{r}_{\mathrm{ds},\mathrm{MN}2}}{\left(1/{g}_{\mathrm{m},\mathrm{MP}2}\right)+2{r}_{\mathrm{ds},\mathrm{MN}2}}=\frac{2{g}_{\mathrm{m},\mathrm{MP}2}{r}_{\mathrm{ds},\mathrm{MN}2}}{1+2{g}_{\mathrm{m},\mathrm{MP}2}{r}_{\mathrm{ds},\mathrm{MN}2}} $$ (17)

Du nœud A au nœud B dans la Fig. 2, deux équations additionnelles peuvent être obtenues, qui sont :

$$ {Av}_{\mathrm{path}4}{v}_{\mathrm{dd}}+{Av}_{\mathrm{path}2}{V}_{\mathrm{A}}={V}_{\mathrm{B}} $$ (18) $$ {Av}_{\mathrm{path}3}{v}_{\mathrm{dd}}+{Av}_{\mathrm{path}1}{V}_{\mathrm{B}}={V}_{\mathrm{A}} $$ (19)

Selon les Éqs.(18) et (19), le bruit au V_B peut être donné par :

$$ {V}_{\mathrm{B}}=\frac{2{g}_{\mathrm{m},\mathrm{MP}2}{r}_{\mathrm{ds},\mathrm{MN}2}-1}{1+2{g}_{\mathrm{m},\mathrm{MP}2}{r}_{\mathrm{ds},\mathrm{MN}2}}{v}_{\mathrm{dd}}\approx {v}_{\mathrm{dd}} $$ (20)

Avec l'aide de la source de courant auto-biassée proposée, le nœud de sortie de la partie générateur de courant, B, peut suivre la variation petit signal de la tension d'alimentation, ce qui est bénéfique pour l'amélioration du PSRR de l'ensemble de la référence de tension.

Avec une méthode similaire, les gains de bruit d'alimentation des chemins 5 et 6 peuvent être présentés par les Éqs. (21) et (22), respectivement :

$$ {Av}_{\mathrm{path}5}={g}_{\mathrm{m},\mathrm{MP}3}\left({r}_{\mathrm{ds},\mathrm{MP}3}\Big\Vert \frac{1}{g_{\mathrm{m},\mathrm{MP}4}}\right) $$ (21) $$ {Av}_{\mathrm{path}6}\approx 1 $$ (22)

En tenant compte de la relation de connexion des chemins de bruit de la générateur de référence montré dans la Fig. 2, l'effet du bruit d'alimentation à la tension de référence, V_REF, peut être déterminé par le chemin 5 et le chemin 6 :

$$ {v}_{\mathrm{REF}}={Av}_{\mathrm{path}5}{V}_{\mathrm{B}}+{Av}_{\mathrm{path}6}{v}_{\mathrm{dd}}=\frac{1}{1+{g}_{\mathrm{m},\mathrm{MP}4}{r}_{\mathrm{ds},\mathrm{MP}3}}{v}_{\mathrm{dd}}=\frac{1}{1+\frac{\exp \left({V}_{\mathrm{DS},\mathrm{MP}3}/{V}_{\mathrm{T}}\right)-1}{m}}{v}_{\mathrm{dd}} $$ (23)

Pour V_DS > 4V_T, le terme exponentiel dans l'Éq. (23) est très grand. Cela fait que la performance PSRR soit grandement améliorée avec V_DS,MP3 augmentant. Dans le design proposé, le minimum V_DS,MP3 est supérieur à 200 mV, ce qui signifie que le changement dans la tension d'alimentation a peu d'effet sur le V_REF. Ainsi, la structure proposée a une bonne performance PSRR.

Résultats et Discussion

La référence de tension est implémentée dans un processus CMOS 65 nm, dont le layout est montré dans la Fig. 4 occupant une surface active de 0,00182 mm².

La Figure 5 montre la régulation de ligne de la référence de tension proposée à 27 °C. Comme montré dans la Fig. 5, la tension d'alimentation minimale peut être aussi basse que 350 mV, et la tension de référence générée, V_REF, est d'environ 148 mV. La sensibilité de ligne (LS) est de 1,8 mV/V.

La performance en température de V_REF avec 350 mV de tension d'alimentation est montrée dans la Fig. 6. Le TC de V_REF est de 28 ppm/°C de −30 à 80 °C. V_REF montre des caractéristiques de température positives en dessous de −15 °C et au-dessus de 25 °C, tandis que des caractéristiques de température négatives dans la région de température moyenne.

La Figure 7 montre la consommation de courant versus température avec 350 mV de tension d'alimentation. Le courant montre un TC positif. La consommation d'énergie à température ambiante est d'environ 2,28 nW.

La Figure 8 montre le résultat du PSRR à 27 °C avec 350 mV de tension d'alimentation, où le PSRR sans aucun condensateur de filtrage de sortie est supérieur à 53 dB jusqu'à 100 Hz. Comme mentionné ci-dessus, la performance PSRR peut être encore améliorée avec une augmentation de la tension d'alimentation, ce qui signifie que le PSRR montré dans la Fig. 8 est le pire cas de la référence de tension proposée.

Les distributions de V_REF non rognées à 27 °C avec 100 échantillons est montrée dans la Fig. 9. La valeur moyenne et l'écart-type du V_REF est de 147 mV et 3,97 mV, respectivement, ce qui résulte en une dispersion (σ/μ) de 2,7%.

Le Tableau 1 résume les caractéristiques de la référence de tension proposée et la compare avec certaines références de tension précédemment rapportées.

Conclusion

Une référence de tension sans résistance à faible consommation avec un PSRR élevé est présentée dans cet article, qui est adaptée pour les applications à l'échelle nanométrique et peut être étendue à des processus plus avancés. Avec l'aide de la source de courant auto-biassée basée sur un diviseur de tension MOSFET, la tension CTAT requise, la tension PTAT et la sommation pondérée peuvent être réalisées simultanément dans une structure compacte. De plus, une tension de seuil delta est choisie comme tension CTAT, qui a un TC négatif grandement réduit. Cela fait aussi que la valeur requise de tension PTAT soit réduite. Par conséquent, la tension d'alimentation et la consommation de courant peuvent être abaissées. Toutes les parties sont seulement construites par des MOSFETs, ce qui a la priorité dans les applications sensibles à l'énergie hautement intégrées, telles que les SOC.