Lattice & Etron dévoilent contrôleur mémoire compact, basse consommation pour charges IA edge

Lattice Semiconductor Corp. et Etron Technology Inc. ont introduit un design de référence contrôleur mémoire adapté au RPC DRAM low‑pin‑count d'Etron. Le design couple le DRAM compact d'Etron avec le FPGA ECP5 basse consommation de Lattice, qui gère le traitement IA et smart‑vision directement en edge. Applications cibles : caméras industrielles, drones, systèmes AR/VR et plateformes ADAS avancées.

Le design de référence relève les défis doubles de volume de données élevé et exigences strictes latence/vie privée qui poussent de nombreux dispositifs edge à décharger le traitement vers le cloud. En déplaçant l'analyse vers le dispositif, les OEM peuvent garder budgets de puissance serrés tout en préservant l'intégrité données utilisateur.

Comparé à un système traditionnel basé DDR3, la nouvelle solution délivre 15 % moins consommation d'énergie et occupe une empreinte plus petite que le package BGA 9 × 13 mm utilisé par puces DDR3 standard. De plus, la pile logicielle sensAI de Lattice et outils de design éliminent le besoin d'expertise FPGA profonde, rationalisant l'intégration.

Aux côtés du design de référence, Lattice a lancé sensAI 3.0 — une pile IA on‑device next‑gen qui double la performance et coupe la consommation de moitié. Elle supporte FPGAs CrossLink‑NX et offre IP CNN custom et IP accélérateur qui simplifie déploiement réseaux neuraux communs tout en exploitant pleinement le parallélisme FPGA.

Le paquet inclut outils conviviaux comme générateur de code mémoire GUI‑based et modèle simulation Verilog. Etron prévoit de sortir démos d'application combinant pile sensAI avec contrôleur RPC DRAM au T3 2020.

>> Cet article a été publié à l'origine sur notre site sœur, Electronic Products.