Silicon Labs dévoile atténuateurs jitter Si539x 5G-ready avec référence intégrée

Silicon Labs a étendu sa famille d'atténuateurs jitter Si539x, introduisant dispositifs embarquant cristal de référence pleinement intégré. Résultat : solution fiable, haute performance qui rationalise layout PCB pour mise en réseau haute vitesse next-gen.

Marge jitter 40%+ pour SerDes 56G PAM-4

Conçus pour rencontrer exigences exactes horloge référence de systèmes 100/200/400/600/800 G, les nouveaux dispositifs Si539x délivrent plus de 40 % marge au-dessus spécifications jitter strictes des SerDes 56 G PAM‑4 trouvés dans SoCs, PHYs, FPGAs, et ASICs switch Ethernet cutting-edge. Ils posent aussi fondations pour technologies 112 G SerDes émergentes.

Cristal pré-screené et immunité émissions acoustiques

Le cristal intégré est pré-screené pour dips activité et a subi tests rigoureux température, choc, vibration, et vieillissement, assurant opération cohérente à travers large enveloppe environnementale. Sa construction tightly specified atténue dérive température-induite, même en systèmes fan-heated.

Puisque cristal est logé dans package avancé, la série Si539x offre immunité supérieure aux émissions acoustiques (AE) — bruit subtil généré par gradients thermiques PCB ou stress mécanique. Cristaux externes sont plus susceptibles aux erreurs fréquence AE-induites, tandis que design protégé Si539x maintient réponse fréquence stable dans le temps.

Gain place PCB 35%+ et clock-tree-on-chip

Pour architectes construisant line cards optiques et Ethernet haut port-count, référence intégrée rétrécit empreinte PCB de plus de 35 %. Éliminer besoin zone keep-out cristal séparé permet routage horloge plus dense et processus design plus simple.

Chaque dispositif Si539x peut générer toute fréquence entre 100 Hz et 1 028 MHz sur jusqu'à 12 sorties horloge différentielles, éliminant besoin générateurs horloge ou buffers séparés. Cette approche « clock-tree-on-chip » élimine jitter additif d'arbres horloge discrets, délivrant timing propre, low-jitter à travers le système.