Silicon Labs lance solutions timing PCI Express Gen 5 : jitter inégalé et efficacité énergétique

Silicon Labs a dévoilé une gamme complète de dispositifs de timing qui délivrent une performance jitter leader de l'industrie tout en dépassant les exigences strictes de la spécification PCI Express 5.0. La famille d'horloges « any-frequency » Si5332 produit des horloges de référence avec un jitter RMS de seulement 140 fs, permettant aux SerDes PCIe d'opérer à vitesses de pointe avec une marge de conception ample.

Flexibilité et consolidation d'horloges

Ces horloges peuvent générer toute combinaison de fréquences PCIe et usage général, rendant possible la consolidation d'arbres d'horloges à travers une large gamme de plateformes — des cartes réseau aux accélélateurs calcul haute performance.

Solutions basse tension pour data center et edge

Pour applications data-center et edge fonctionnant sur rails basse consommation 1,5 V ou 1,8 V, Silicon Labs offre aussi les générateurs d'horloge PCIe Si522xx et familles de buffers PCIe Si532xx. Chaque dispositif supporte deux, quatre, huit, ou douze sorties conformes PCIe Gen 1/2/3/4/5, les rendant idéaux pour horloger divers endpoints PCIe.

Technologie HCSL push-pull : plus basse consommation

Ces solutions sont les horloges et buffers PCIe les plus basse consommation de l'industrie, grâce à la logique de pilotage courant haute vitesse push-pull (HCSL) éprouvée de Silicon Labs. HCSL élimine le besoin de résistances de terminaison externes, une exigence des drivers constant-courant conventionnels, réduisant davantage la complexité de carte et la consommation d'énergie.

Conformité architectures PCIe Gen 5

Entièrement conformes aux architectures PCIe Gen 5 Common Clock, Separate Reference No Spread (SRNS), et Separate Reference Independent Spread (SRIS), les nouveaux produits simplifient le layout PCB en obviant les composants de filtrage d'alimentation discrets. Les concepteurs peuvent drop-in le Si5332, Si522xx, ou Si532xx dans des designs Gen 1/2/3/4 existants pour upgrader vers Gen 5 sans redessiner l'arbre d'horloges.

Pour supporter ces avancées, Silicon Labs a mis à jour son outil de jitter d'horloge PCI Express. Le logiciel inclut maintenant les filtres précis requis pour mesures d'horloge de référence Gen 5, assurant que les utilisateurs appliquent les réglages corrects per spécifications PCI‑SIG et reçoivent les résultats dans un format intuitif.