Silicon Labs :les horloges et tampons PCI Express gen 5 sont les meilleurs en termes de performances et de puissance

Silicon Labs a introduit un portefeuille complet de solutions de synchronisation qui offrent les meilleures performances de gigue pour répondre à la spécification PCI Express 5.0 de dernière génération avec une marge de conception significative. La famille d'horloges à toute fréquence Si5332 génère des horloges de référence PCIe Gen 5 avec des performances de gigue de 140 fs RMS, optimisant les performances PCIe SerDes tout en respectant la spécification Gen 5 avec une marge. Les horloges Si5332 génèrent n'importe quelle combinaison de fréquences PCIe et à usage général, permettant la consolidation de l'arbre d'horloge dans une large gamme d'applications.

Silicon Labs propose également les générateurs d'horloge PCIe Si522xx et les familles de tampons PCIe Si532xx, qui sont capables de fournir deux, quatre, huit ou douze sorties conformes PCIe Gen 1/2/3/4/5, ce qui en fait un choix idéal pour la synchronisation une grande variété de points de terminaison PCIe dans les applications de centre de données.

De plus en plus, les conceptions matérielles des centres de données, y compris les cartes d'interface réseau (NIC), les extensions de bus PCIe et les accélérateurs de calcul haute performance (HPC) utilisent des alimentations basse consommation de 1,5 V ou 1,8 V pour minimiser la consommation électrique globale. Alimentés par des rails d'alimentation de 1,5 à 1,8 V, les périphériques Si522xx et Si532xx sont les horloges et tampons PCIe les plus faibles du marché. Les pilotes de sortie Si522xx et Si532xx tirent parti de la technologie éprouvée de logique de pilotage de courant à haute vitesse push-pull (HCSL) de Silicon Labs, qui élimine le besoin de résistances de terminaison externes requises par les horloges PCIe conventionnelles utilisant la technologie de pilote de sortie à courant constant.

Les nouveaux produits d'horloge de Silicon Labs sont entièrement compatibles avec les architectures PCIe Gen 5 Common Clock, Separate Reference No Spread (SRNS) et Separate Reference Independent Spread (SRIS). Bien que PCIe Gen 5 ait des exigences de gigue plus strictes, les nouveaux produits de Silicon Labs ne nécessitent pas de composants de filtrage d'alimentation discrets, ce qui simplifie la disposition des circuits imprimés tout en garantissant que le bruit au niveau de la carte ne dégrade pas les performances de gigue de l'horloge. Les concepteurs de cartes peuvent migrer en toute transparence les conceptions PCIe Gen 1/2/3/4 existantes avec des horloges compatibles Si5332, Si522xx et Si532xx pour mettre à niveau facilement les conceptions existantes afin de tirer parti des interfaces série PCIe plus rapides.

L'outil de gigue d'horloge PCI Express de Silicon Labs a été mis à jour pour inclure les filtres nécessaires pour mesurer avec précision la gigue d'horloge de référence PCIe Gen 5. Ce logiciel simplifie considérablement la mesure de la gigue d'horloge PCIe, garantissant que les filtres appropriés sont appliqués comme spécifié par les spécifications d'horloge commune PCI-SIG Gen 1/2/3/4/5, SRNS et SRIS tout en fournissant les résultats dans un format facile à lire. formater.