Choisir le bon pilote ou périphérique de resynchronisation pour étendre la plage de signal du protocole PCIe

Les dispositifs de redriver ou de resynchronisation peuvent étendre la plage de signal du protocole PCIe® (Peripheral Component Interface Express). Cet article explique comment sélectionner le meilleur pour le système de calcul et les applications de stockage NVMe™ aujourd'hui et à l'avenir.

Les exigences de débit de données des systèmes de cloud computing hautes performances continuent de progresser et créent un défi important en matière d'intégrité du signal pour un large éventail de composants dans les déploiements d'équipements de centre de données. L'augmentation du débit de données entraîne une diminution de la distance de transmission du signal et peut limiter l'évolutivité du système. Bien qu'un redriver ou un dispositif de resynchronisation puisse aider à résoudre cette limitation, chacun présente des avantages et des inconvénients.

Cet article décrit comment ces appareils peuvent étendre la plage de signaux du protocole PCIe® (Peripheral Component Interface Express) et comment sélectionner le meilleur pour le système de calcul et les applications de stockage NVMe™.

Le défi de l'intégrité du signal PCIe

La norme d'interface PCIe est l'une des interfaces les plus populaires utilisées dans les systèmes informatiques haute performance et les centres de données d'aujourd'hui. Les débits de données de PCIe ont évolué de 2,5 GT/s de première génération (Gen1) à 32 GT/s de cinquième génération (Gen5). La sixième génération 6 (Gen6) doublera à nouveau le débit de données de la version précédente. Alors que les fréquences ont augmenté pour prendre en charge des débits de données toujours plus élevés, le maintien d'une intégrité de signal suffisante à un coût système raisonnable est devenu un défi. Les dispositifs de redriver et de resynchronisation sont deux solutions qui peuvent aider à combler le fossé.

Les PCB FR4 sont le matériau le plus populaire et le plus rentable de l'industrie électronique. Le matériau PCB FR4 fonctionne bien à des fréquences relativement basses avec une atténuation acceptable inférieure à 10 GHz. Cependant, à mesure que le débit de données augmente, la réponse en fréquence du matériau FR4 diminue.

D'autres matériaux PCB tels que le Megtron 6 ont une meilleure réponse en fréquence et subissent moins de pertes de signal, mais ont un coût élevé. Par exemple, Megtron 6 coûte environ sept fois le coût de FR4. D'autres matériaux qui peuvent fonctionner dans la gamme de fréquences micro-ondes ont un surcoût encore plus élevé. L'équation ci-dessous donne une approximation de la perte de signal en dB/pouce due à la perte de trace et à la perte diélectrique.

Où :

• W =largeur de trace en mil, en supposant 5 mil pour ce calcul
• F =Fréquence en GHz
• Df =facteur de dissipation ou tangente de perte (en fonction du matériau PCB)
• Dk =constante diélectrique (en fonction du matériau PCB)

La figure 1 montre un tracé de l'atténuation des PCB pour les matériaux PCB FR4 et Megtron 6. Selon la complexité et la taille du PCB, le coût de passage à un PCB de matériau de haute qualité pourrait être prohibitif.

Figure 1. Atténuation par rapport à la fréquence en fonction du matériau PCB

Certaines applications peuvent nécessiter des connecteurs pour fournir des signaux à d'autres parties de la conception, telles que les fonds de panier et les cartes d'extension externes. Les connecteurs contribuent également à la perte de signal. Un connecteur PCIe CEM ajoute environ 1,5 dB de perte à 32 Gbit/s. La norme PCIe Gen5 prescrit un budget de perte de canal admissible de 36 dB de bout en bout.

L'utilisation d'un redriver ou d'un resynchronisation peut aider à maintenir l'intégrité du signal PCIe. Faire le bon choix nécessite une compréhension de base des différences entre les deux.

Redriver expliqué

Un reddriver est un amplificateur à bande passante élevée avec un égaliseur (EQ) côté réception (RX) pour compenser l'atténuation dépendant de la fréquence due aux traces ou aux câbles de PCB. La fonction principale de l'égaliseur de ligne de temps continue (CTLE) est d'ouvrir l'œil fermé de la forme d'onde déformée. Le côté émission (TX) peut inclure une fonction de préaccentuation (égaliseur de transmission) pour préformer la forme d'onde de transmission.

L'intégrité du signal des interfaces série telles que DisplayPort, USB, Thunderbolt, HDMI et PCIe peut bénéficier du placement d'un pilote sur son chemin si la trace ou la longueur du câble est au-delà de leur portée standard. L'amplificateur analogique ne fait pas la différence entre une norme de protocole particulière car il n'a pas de processus d'apprentissage de liaison. Comme il est indépendant du protocole, le lien peut devenir non conforme à toutes les normes d'interface. Il ne nécessite pas d'horloge en raison de sa nature de circuit analogique.

Le principal inconvénient d'un redriver est qu'il amplifie non seulement le signal de données, mais amplifie également tout bruit présent sur le chemin du signal. L'amplificateur a lui-même un bruit de fond et peut ajouter son propre bruit au facteur de bruit global du signal. Un égaliseur de redriver linéaire typique ajoute 8 ps de gigue intrinsèque au signal et corrige la gigue d'interférence entre symboles (ISI). Un redriver ne peut pas compenser la gigue non-ISI. Par rapport à un resynchronisation, un redriver, dans certains cas, a une consommation d'énergie et un coût global inférieurs. Une latence typique d'un redirrigateur est d'environ 100 ps.

La figure 2 présente les principaux éléments constitutifs d'un répilote analogique à voie unique.

Figure 2. Schéma fonctionnel du redacteur à voie unique

L'amplificateur à large bande passante d'un reddriver peut être soit linéaire, soit limitant (non linéaire). Un amplificateur linéaire peut fournir une fonctionnalité d'apprentissage de pseudo-lien pour le protocole PCIe, en fonction de la mise en œuvre de la conception. Un amplificateur limiteur ne prend en charge aucun type de séquence d'apprentissage de liaison pour aucun protocole. Un amplificateur limiteur ne prend en charge que deux niveaux de seuil pour déterminer l'état du signal reçu. Etant donné que la plupart des impulsions d'apprentissage de liaison nécessitent la détection de seuils intermédiaires, il est très difficile pour un répilote de prendre en charge des séquences d'apprentissage. C'est le « point mort » de l'amplificateur limiteur.

Les redrivers ont leurs limites

Les reddrivers peuvent prendre en charge les débits de données PCIe Gen 1 à Gen 3 lorsque l'application est suffisamment petite et de complexité limitée pour augmenter la distance de transmission du signal. Cependant, à mesure que l'échelle et la complexité de la conception augmentent, le reddriver ne peut plus compenser la perte de signal tout en utilisant des matériaux rentables. Mettre en cascade deux reddrivers pour surmonter le problème n'est pas pratique. Tout bruit ou gigue aléatoire sera amplifié avec le signal souhaité. Un amplificateur analogique ne peut réinitialiser aucun budget de bruit ou de synchronisation. Par conséquent, la mise en cascade de deux pilotes doublera en fait la quantité de bruit dans les données.

PCIe Gen 4 à des débits de données de 16 Gbit/s pose un défi encore plus grand du point de vue de l'intégrité du signal. La majorité des applications d'interface PCIe Gen 4 se trouvent dans le stockage en nuage, les serveurs et les plates-formes informatiques hautes performances, où les liaisons 16 Gbit/s doivent être conduites sur de longues traces, connecteurs, câbles, emplacements et cartes d'extension (AIC). Le reddriver n'est tout simplement pas utilisable à ces débits de données dans les cas d'utilisation d'infrastructure de centre de données.

La sortie de PCIe 5.0 en 2019 a fait passer le débit de données à 32 Gbit/s. Les systèmes de mise en réseau haut de gamme utilisant l'Ethernet 400 Gbit/s, l'InfiniBand multi-200 Gbit/s et les composants et technologies d'accélérateur/GPU sont les principaux moteurs du déploiement de débits de liaison PCIe toujours croissants. Les composants SSD NVMe déployés dans les serveurs d'entreprise et les systèmes de stockage sont un autre moteur de ces débits de données plus élevés. D'autres protocoles série USB4.0, DisplayPort 2.0 et Thunderbolt 3.0 doublent également leur débit de données au fil du temps.

Retimer à la rescousse

Compte tenu de la nécessité de résoudre ces problèmes d'intégrité du signal haute vitesse, la norme PCIe, à commencer par PCIe Gen 4, a défini les exigences de resynchronisation PCIe. La norme définit un resynchronisation comme un composant qui est « compatible avec le protocole de couche physique et doit interagir avec n'importe quelle paire de composants avec n'importe quel canal conforme de chaque côté du resynchronisation ». En conséquence, les resynchronisations ont un degré de complexité beaucoup plus élevé qu'un redriver. La section 4.3 des spécifications PCIe Gen 4 et PCIe Gen 5 couvrait en détail les exigences de resynchronisation.

La figure 3 illustre le schéma fonctionnel de haut niveau d'un resynchronisateur bidirectionnel à voie unique.

Figure 3. Schéma fonctionnel de la resynchronisation

La norme PCIe appelle cela une configuration PCIe x1. La plupart des resynchronisations PCIe sont soit x4 (8 voies au total :4 RX et 4 TX), x8 (16 voies) ou x16 (32 voies).

La couche physique est le Physical Medium Attachment (PMA :Physical Sub-Block) où se trouvent les Serializer/De-Serializer (SERDES) qui reçoivent et transmettent les données. Le PMA est un bloc de construction de signaux mixtes. Côté récepteur, le signal déformé est égalisé et le bruit filtré à l'aide d'un CTLE.

Le cœur d'une resynchronisation est le bloc Clock and Data Recovery (CDR). Le CDR récupère l'horloge intégrée ainsi que les données dans le domaine parallèle. Le bloc PMA sérialise les données parallèles pour la transmission et désérialise les données reçues dans le bloc de la sous-couche de codage physique (PCS).

Les blocs de surveillance oculaire génèrent une capture de forme d'onde en temps réel du motif de l'œil de réception à des fins de débogage. Le PCS gère les fonctions Link Training Status State Machine (LTSSM) et PIPE (PHY Interface for PCIe). Le PCS est une section purement numérique.

Le tableau 1 résume les principales différences entre un repilote et une resynchronisation.

Tableau 1. Comparaison des redondants et des resynchroniseurs

Exemples de resynchronisations dans une application PCIe

La norme PCIe est la principale norme d'interface utilisée sur les composants déployés dans le centre de données pour l'infrastructure de stockage, de serveur et de réseau. Les processeurs utilisent des interfaces PCIe haute vitesse pour fournir des transactions d'E/S en tant que complexe racine PCIe aux disques SSD connectés ou à d'autres composants de point de terminaison. La figure 4 illustre la topologie de la CPU à ces points de terminaison à titre d'exemple. Un commutateur PCIe fournit une distribution supplémentaire pour prendre en charge un plus grand nombre de destinations de points de terminaison. Les resynchronisations sont désormais des composants requis pour prendre en charge l'extension du signal sur les cartes CPU, les fonds de panier, les câbles et les cartes d'extension.

Figure 4. Exemple de serveur avec resynchronisation PCIe

De plus, les resynchronisations PCIe sont souvent utilisées pour prendre en charge le conditionnement du signal lorsque des câbles et/ou plusieurs connecteurs se trouvent dans le chemin de données. Les resynchronisations sont souvent utilisées entre le processeur et les points de terminaison, comme indiqué ci-dessous et illustré à la figure 5 :

• CPU <— Resynchronisation —> Carte d'extension (AIC)
• CPU <— Resynchronisation —> Carte Riser —> AIC
• CPU <— Retimer —> Câble —> Commutateur —> AIC
• CPU <— Retimer —> Câble —> AIC

Figure 5. Retimer sur la carte Riser vers AIC Retimer sur la carte mère vers AIC

Les reddrivers et les resynchronisations sont utiles pour maintenir l'intégrité du signal dans de nombreuses applications de système de centre de données. Selon la complexité et le débit de données de la conception de l'équipement, les reddrivers peuvent être utiles pour des systèmes plus petits qui fonctionnent à des débits de données inférieurs.

Pour les débits de données supérieurs à 16 Gbit/s, les reddrivers n'ont pas une capacité suffisante pour compenser la dégradation significative du signal. PCIe 4.0 et 5.0 nécessitent l'utilisation de resynchronisations pour la conformité. D'autres protocoles série tels que USB 4.0 et Thunderbolt 3.0 spécifient également les exigences de resynchronisation dans leurs spécifications de perspective.

Étant donné que les resynchronisations réinitialisent le budget de gigue du signal et régénèrent un signal pur pour la retransmission, il n'y a pas de perte d'insertion et les concepteurs peuvent tirer pleinement parti des performances de leur système de calcul et des applications de stockage NVMe™ à un coût système raisonnable.

Références

1. Amorce de répéteur de bus série haute vitesse (PDF)
2. Série de webinaires éducatifs PCI-SIG® 2019 (PDF)
3. AN 766 :Périphériques Intel® Stratix® 10, Directives pour la conception de l'interface de signal haute vitesse (PDF)
4. PCI Express Base Specification Revision 5.0 Version 1.0, 2019

Les articles sur l'industrie sont une forme de contenu qui permet aux partenaires de l'industrie de partager des actualités, des messages et des technologies utiles avec les lecteurs d'All About Circuits d'une manière qui ne convient pas au contenu éditorial. Tous les articles de l'industrie sont soumis à des directives éditoriales strictes dans le but d'offrir aux lecteurs des nouvelles utiles, une expertise technique ou des histoires. Les points de vue et opinions exprimés dans les articles de l'industrie sont ceux du partenaire et pas nécessairement ceux d'All About Circuits ou de ses rédacteurs.