Comment afficher les variables VHDL dans Modelsim pendant la simulation
Comment afficher les variables VHDL sur votre forme d'onde de simulation
Modelsim permet de visualiser vos variables VHDL lors d'une simulation, mais cela ne facilite pas la tâche. Dans Modelsim, les Objets la fenêtre n'affiche jamais les variables.
Fenêtre Objets Modelsim, aucune variable
Les variables peuvent être activées en affichant d'abord les processus. Cela se fait en cliquant avec le bouton droit sur la conception dont vous souhaitez afficher les variables. Descendez jusqu'à Afficher , et vérifiez que les Processus sont affichés.
Comment voir vos processus dans votre conception
Une fois cela fait, votre conception affichera les noms des processus en dessous (ce qui est l'une des raisons pour lesquelles c'est une bonne idée d'étiqueter vos processus).
Les processus sont visibles
Vous devez maintenant afficher les Locals. . Une variable est locale car elle n'existe pas en dehors du processus dans lequel elle a été créée. Il est local à un processus. Cela se fait dans la Vue menu dans Modelsim. Assurez-vous que Locals est coché.
Comment activer les sections locales dans Modelsim
Vous devriez maintenant pouvoir voir vos variables. Cliquez sur le processus qui a créé les variables que vous souhaitez examiner. Vous devriez voir toutes les variables locales de ce processus apparaître dans la fenêtre Locals. Pour voir ces variables sur votre fenêtre de forme d'onde, cliquez et faites-les glisser vers la fenêtre de forme d'onde Modelsim.
Variables visibles dans la fenêtre Modelsim Locals
L'image finale montre une forme d'onde contenant des variables. Si vous exécutez la même simulation encore et encore, essayez d'enregistrer la forme d'onde en tant que fichier .do afin de ne pas avoir à répéter ces étapes pour ajouter des variables à votre fenêtre de forme d'onde Modelsim à l'avenir.
Variable affichée dans la fenêtre de forme d'onde Modelsim
VHDL
- Comment utiliser une procédure en VHDL
- Comment utiliser l'instanciation de Port Map dans VHDL
- Vérification aléatoire contrainte
- Qu'est-ce que le VHDL ?
- Image bitmap du fichier BMP lue avec TEXTIO
- Comment générer des nombres aléatoires en VHDL
- Comment créer une FIFO AXI dans un bloc de RAM à l'aide de la poignée de main prête/valide
- Automatisez le développement FPGA avec Jenkins, Vivado et GitHub sur un VPS Linux
- Comment créer un banc d'essai piloté par Tcl pour un module de verrouillage de code VHDL