Comment visualiser les variables VHDL dans ModelSim pendant la simulation
Comment voir les variables VHDL sur votre forme d'onde de simulation
ModelSim permet de visualiser les variables VHDL pendant la simulation, mais ce n'est pas intuitif. Dans ModelSim, la fenêtre Objects n'affiche jamais les variables.
Fenêtre Objects ModelSim, pas de variables
Pour activer les variables, il faut d'abord afficher les processus. Clic droit sur le design dont vous voulez voir les variables → Show → cochez Processes.
Comment voir vos processus dans votre design
Une fois fait, les noms des processus apparaissent sous le design (d'où l'intérêt de nommer vos processus).
Processus visibles
Maintenant, affichez les Locals. Une variable est un Local car elle n'existe qu'à l'intérieur du processus qui l'a créée. Cela se fait dans le menu View de ModelSim : assurez-vous que « Locals » est coché.
Comment activer Locals dans ModelSim
Vous devriez maintenant voir vos variables. Cliquez sur le processus qui a créé les variables souhaitées. Toutes les variables locales à ce processus apparaîtront dans la fenêtre Locals. Pour les afficher dans la fenêtre d'onde, cliquez-glissez-les vers la fenêtre Waveform de ModelSim.
Variables visibles dans la fenêtre Locals de ModelSim
L'image finale montre une forme d'onde avec des variables. Si vous relancez souvent la même simulation, essayez de sauvegarder la forme d'onde en fichier .do pour éviter de répéter ces étapes à l'avenir.
Variable affichée dans la fenêtre Waveform de ModelSim
VHDL
- Utilisation des procédures en VHDL : Simplifiez votre design avec du code réutilisable
- Construction d'un processus déclenché par horloge en VHDL : Guide pratique
- Construire votre premier FPGA : tutoriel LED clignotante (VHDL & Verilog)
- Maîtriser VHDL : Introduction complète pour la conception FPGA et ASIC
- Maîtriser l'instruction Case-When en VHDL : Conception efficace de multiplexeur
- Comment construire un testbench auto-vérifiant en VHDL - Guide pratique
- Maîtriser l'instanciation par port map en VHDL : Guide pratique
- Utilisation des listes de sensibilité dans les processus VHDL pour une conception RTL fiable
- Implémentation d'une liste chainée dynamique en VHDL avec types protégés et pointeurs d'accès