Génération de formes d'onde de haute précision avec un PCB personnalisé basé sur DAC

Génération de formes d'onde de haute précision avec un PCB personnalisé basé sur DAC

Dans ce guide, nous parcourons la conception firmware et hardware qui fournit des formes d'onde arbitraires rapides et précises en utilisant un microcontrôleur C8051F360 et un DAC TxDAC d'Analog Devices.

Vue d'ensemble du projet

La carte est centrée autour du C8051F360 MCU et d'un TxDAC DAC. Les deux CI communiquent via un bus parallèle, nous permettant de pousser le taux de mise à jour du DAC aux limites de l'horloge cœur 100 MHz du MCU.

Les articles précédents ont détaillé le schéma, la sélection des composants et le layout PCB. Cet article se concentre sur le cadre firmware qui déplace les données de la mémoire vers le DAC, assurant une interface stable et de haute précision.

Objectifs de conception

• Temporisation de haute précision – Le générateur de formes d'onde arbitraires (AWG) doit produire des signaux qui correspondent aux formes d'onde mathématiques avec un gigue minimal.
• Efficacité du processeur – Le firmware doit s'exécuter en parallèle avec d'autres tâches, gardant le MCU réactif.
• Vitesse maximale – Cibler au moins 10 MHz d'échantillonnage, produisant des signaux utilisables dans la bande 1–2 MHz.

Stratégie d'échantillonnage

La carte utilise un oscillateur MEMS avec stabilité ±50 ppm. Le firmware génère une horloge de référence 500 kHz pour le DAC via l'Array de Compteurs Programmables (PCA).

La configuration est réalisée avec l'utilitaire Silicon Labs Config2, car le C8051F360 n'est pas pris en charge par l'outil intégré de Simplicity Studio.

Réglages PCA clés :

/* PCA activé ; base de temps sur horloge système (10 MHz) */
PCA0MD = 0x01; // Activer PCA
PCA0CPM0 = 0x40; // Mode timer, déclenché par front
PCA0CPH0 = 0x00; // Octet haut de la valeur de comparaison
PCA0CPL0 = 0x01; // Octet bas de la valeur de comparaison (500 kHz)

La mesure avec un oscilloscope Tektronix MDO3104 confirme une horloge 500 kHz avec cycle de service 50 %. L'écart-type de fréquence est de 13,54 Hz (0,0027 %) et celui du cycle de service de 2,117 × 10⁻³ (0,0042 %). L'analyse d'histogramme montre un gigue négligeable.

Synchronisation des mises à jour de données

Pour aligner les mises à jour du DAC avec l'horloge, le front descendant de l'onde carrée 500 kHz déclenche /INT0. Le DAC verrouille les données sur le front montant, donc la mise à jour sur le front descendant garantit des données stables.

L'interruption externe 0 est configurée sur la broche P0.7, sensible au front descendant, et priorité la plus haute.

Routine de service d'interruption

Tout le transfert de données se produit dans l'ISR /INT0. Une routine minimale garde le processeur libre pour d'autres tâches :

SI_INTERRUPT(INT0_ISR, INT0_IRQn) {
    DAC_WORD--;
}

Ici, DAC_WORD est un alias #define pour le port P2. La seule instruction de décrémentation produit une rampe linéaire qui boucle de 0 à 255, générant une forme d'onde en dent de scie. L'amplificateur de sortie inverseur du DAC inverse la tension, donc la rampe analogique semble augmenter.

Vérification

L'exécution du firmware produit une forme d'onde en rampe propre. Une trace d'oscilloscope montre une rampe stable 1 kHz avec une amplitude crête-à-crête de 5 V, confirmant la temporisation correcte et la gestion des données.

Des tests supplémentaires avec des taux d'échantillonnage plus élevés (jusqu'à 10 MHz) démontrent la capacité de la carte à générer des formes d'onde multi-MHz tout en gardant le MCU occupé avec d'autres tâches.

Pour des plongées plus profondes dans le schéma, la sélection de composants et le layout PCB, consultez les articles compagnons de cette série.

Prêt à construire votre propre AWG haute précision ? Téléchargez le code source, commencez à coder, et laissez le firmware piloter le prochain niveau de fidélité du signal.