Traitement isométrique différentiel et vérification par simulation de la conception de circuits imprimés à grande vitesse

Influence du délai relatif sur les signaux

Les signaux transmis dans les lignes de signaux différentiels contiennent une composante de mode différentiel et une composante de mode commun des signaux.

La quantité de signaux différentiels fait référence à la différence entre deux signaux suivant la formule V_diff =V₁ - V₂ . La quantité de signaux de mode commun se réfère à la moitié de la somme de deux signaux suivant la formule . Par conséquent, le changement de tension d'une seule ligne conduit définitivement à l'influence simultanée sur les signaux de mode différentiel et les signaux de mode commun. Ensuite, un logiciel graphique est appliqué pour dessiner un diagramme de fonction mathématique afin d'étudier respectivement l'influence sur les signaux de mode différentiel et les signaux de mode commun. Pour faciliter la recherche, les signaux peuvent être analysés en les simulant sous forme d'onde trapézoïdale avec le même temps supérieur et le même temps d'arrêt.

• Influence sur les signaux différentiels

Le signal de borne de phase positive, le signal de borne de phase négative et le signal différentiel des paires de lignes différentielles sont affichés dans la figure 1 ci-dessous dans laquelle la ligne pleine représente l'onde de signal différentiel.

Si un placement de phase a lieu de la borne de phase positive à la borne de phase négative, il y aura un changement de différence entre le signal de la borne de phase positive et le signal de la borne de phase négative sur le bord haut ou bas et ce changement changera avec le changement de phase. T_r est utilisé pour représenter le temps le plus court parmi les temps croissants et décroissants. On peut indiquer que lorsque le placement de phase est inférieur au virgule deux de T_r , la distorsion du signal est relativement faible et l'augmentation du placement de phase conduit à une forte distorsion de la forme d'onde différentielle. Lorsque le placement de phase dépasse T_r , la zone non monotone aura lieu sur la forme d'onde. Ici, la zone non monotone est une droite. Cependant, pour les signaux pratiques, en raison des réflexions, de grands hauts et bas peuvent avoir lieu dans une zone non monotone avec une impulsion d'interférence formée conduisant à un faux déclenchement, ce qui doit être évité. De plus, le bord supérieur de la forme d'onde différentielle devient lent avec l'augmentation du placement de phase, ce qui peut entraîner un temps d'établissement insuffisant pour le signal de données et un temps de maintien insuffisant pour le signal d'horloge.

• Influence sur le signal de mode commun

Le placement de phase du signal à borne unique n'aura pas d'influence sur la forme d'onde différentielle mais modifiera la forme d'onde des signaux de mode commun. Lorsque le placement de phase a lieu au niveau du signal de la borne positive, le changement d'onde aura lieu vers les signaux de mode commun. On peut indiquer que la plage de fluctuation est liée à la quantité de placement de phase. Lorsque la quantité de placement de phase est respectivement de 0,05 T_r , 0.1T_r , 0.2T_r et 0,5 T_r , la plage de fluctuation du mode commun est respectivement de 5%, 10%, 20% et 50% de la plage de fluctuation d'origine. Lorsque la phase augmente jusqu'à T_r ou plus, la fluctuation augmentera jusqu'à environ 100 %, c'est-à-dire la plage de fluctuation la plus élevée. Le changement de signal de mode commun peut entraîner un problème d'EMI et puisque le signal de code commun n'est pas reçu au niveau du terminal dans de nombreuses conditions, une réflexion se formera au niveau du terminal de réception, entraînant une sonnerie du signal. Par conséquent, la plage de fluctuation du signal de mode commun doit être réduite autant que possible.

En conclusion, un retard relatif trop important entre les paires différentielles peut entraîner un déclenchement erroné des signaux, une réflexion des signaux, des EMI et des problèmes de séquencement temporel. Cependant, le degré d'influence du signal de retard relatif dépend du facteur d'échelle compatible avec le signal T_r . Lorsque le facteur d'échelle est de 0,05, la distorsion des signaux différentiels peut être presque ignorée. Cependant, pour les signaux de mode commun, lorsque le facteur d'échelle est de 0,05, la fluctuation de tension des signaux de mode commun peut être contrôlée à environ 5 %. Ensuite, même dans la situation de réflexion complète, la tension de réflexion empilée sur les lignes de signal n'est que de 10 % de la fluctuation d'origine, ce qui est généralement une valeur acceptable. Par conséquent, dans le processus de conception de circuits imprimés à grande vitesse, le retard relatif de la ligne de signal différentiel dans les règles de régulation de routage peut être défini sur 0,05 T_r qui est capable de répondre à l'exigence d'intégrité du signal.

Détermination de la catégorie de retard relatif

Sur la base de l'analyse ci-dessus, la clé de la détermination de la catégorie isométrique différentielle, c'est-à-dire la détermination du retard relatif des paires différentielles, réside dans la détermination de T_r se référant à la plus petite valeur parmi les temps supérieurs et inférieurs des signaux différentiels. La sortie du temps de montée et du temps de descente est en fait la sortie de la combinaison de l'impédance et de la capacité. Par conséquent, le temps de montée/descente sans chargement est en fait un temps de montée/descente inhérent.

Les trois méthodes suivantes peuvent être appliquées pour obtenir la valeur de T_r :
• Le temps de montée/descente peut être directement obtenu à partir des manuels des composants. Cependant, dans la plupart des cas, ce paramètre n'est pas fourni.
• Valeur de T_r peut être obtenu à partir des mots-clés Ramp du modèle de composant IBIS (Input/Output Buffer Informational Specification). Les paramètres de temps de montée/descente sous les mots-clés Ramp sont généralement mesurés au port de sortie connecté à une résistance de 50 Ω, qui sont généralement de 20 % à 80 % du temps de tension final. Étant donné que les paramètres sont obtenus sans tenir compte de l'influence du package, il est strict pour nous d'utiliser le temps de montée/descente comme valeur de T_r .
• La valeur de T_r peut être estimée en fonction de la fréquence d'horloge minimale ou de la fréquence d'horloge maximale des signaux de sortie. Étant donné que le front de montée distributif est d'environ 10 % de la fréquence d'horloge dans la plupart des systèmes numériques à grande vitesse, la valeur de T_r peut être estimée avec la période d'horloge minimale Tclk fournie sur la base de la formule :T_r =T_clk x 10 %.

La valeur estimée obtenue à travers la période d'horloge est généralement stricte car les paramètres parasites du boîtier ou le chargement des composants ralentiront considérablement le temps de montée/descente inhérent aux transistors.

Dans le travail pratique, dans la plupart des situations, les concepteurs de circuits ne fournissent pas d'informations sur T_r aux ingénieurs de mise en page de PCB qui ne reçoivent que des demandes ambiguës en termes de contrôle isométrique différentiel. La troisième méthode fournit sans aucun doute un schéma simple aux ingénieurs de mise en page de PCB tant que la fréquence d'horloge la plus élevée sur la ligne de signal est obtenue. La fréquence d'horloge la plus élevée est considérée comme le paramètre de conception le plus fiable pour les concepteurs de circuits et elle est généralement fournie aux ingénieurs de conception de circuits imprimés au début de la conception de circuits imprimés.

La troisième méthode conduit généralement à une liste de valeurs de référence dans la catégorie de contrôle de retard relatif entre les paires différentielles, comme indiqué dans le tableau ci-dessous.

Fréquence d'horloge/ns	Fréquence d'horloge/MHz	Catégorie de retard relatif/ps	Longueur de la ligne de transmission/mil
3.75	266	18.8	105
3	333	15	84
2.5	400	12.5	70
1.87	533	9.4	52
1.5	667	7.5	42
1.25	800	6.3	35

Vérification de simulation

Prenez le signal différentiel DQS (Data Strobe) entre TSM320 et MT41J256M16 comme exemple, le logiciel de simulation Cadence est appliqué pour transmettre le signal DOS à la mémoire DRR3 pour simuler la puce de contrôle de la mémoire, analyser son influence sur le temps de maintien du signal de données et vérifier l'analyse ci-dessus. Le circuit de simulation est illustré à la figure 2 ci-dessous.

D'après la figure 2, la tension de référence des broches de sortie est de 1,5 V ; la puce de contrôle de la mémoire est directement connectée à la puce de mémoire via le mode ODT (On-Die Termination) avec une ligne de transmission de 800 mil ; l'impédance différentielle est de 100 Ω et la fréquence d'horloge de simulation de 800 MHz. Une ligne de transmission de 50 Ω est connectée en série avec la borne de phase positive DQS pour simuler le phénomène de divergence des paires différentielles. Dans la situation des différentiels isométriques, la longueur de la ligne de transmission à borne unique de 50 Ω est de 0 mil.

La simulation est effectuée sur le circuit isométrique différentiel. La figure 3 illustre le signal de sortie à la borne de phase positive des signaux différentiels. Grâce à la mesure, le temps de montée est d'environ 216ps tandis que le temps de descente est de 219ps, donc le temps de montée/descente minimum T_r devrait être 216ps.

La figure 4 est un diagramme en œil du signal de données DQ et du signal de déclenchement DQS par simulation avec le temps d'établissement 205ps et le temps de maintien 337ps. Selon le taux de rotation des signaux DQS et DQ par simulation et sur la base du manuel de données, le temps d'établissement minimum des signaux de données par le terminal de réception doit être de 85ps et le temps de maintien minimum est de 95ps. Par conséquent, la surmesure du temps d'établissement minimum est de 120ps et le temps de maintien de 242ps.

La situation de l'existence de 0.05T_r placement de phase, 0,2 T_r placement de phase et 0.5T_r le placement de phase à la borne de phase positive doit être pris en compte. Le circuit peut être simulé avec une longueur de ligne de transmission à un seul terminal définie respectivement sur 60 mil, 240 mil et 600 mil. La forme d'onde du signal différentiel et la forme d'onde du signal en mode commun par simulation à 4 reprises sont illustrées aux figures 5 et 6.

D'après la figure 5, la distorsion est le minimum lorsque des retards relatifs de 0,05 T_r et 0,2T_r prend place. Surtout lorsque le retard relatif est de 0,05 T_r , seul placement d'environ 5ps du signal différentiel à la forme d'onde du signal différentiel sans retard relatif de sorte que la surmesure d'établissement du signal de données est augmentée d'environ 5ps avec un temps de surmesure de maintien diminué de 5ps. Bien que le temps de surmesure de maintien soit réduit, cette quantité de placement est si faible pour le temps de maintien de 242ps. Le séquençage temporel peut être évité. Pour la situation où le retard relatif est de 0,5 T_r , le placement de la forme d'onde du signal DQS a atteint environ 60ps. Bien que ce placement soit toujours dans la catégorie de sur-mesure, une attention suffisante doit être accordée.

Sur la base de la figure 6, l'augmentation du placement de phase conduit à une fluctuation périodique évidente sur les ondes et à l'augmentation progressive de la portée. Lorsque le retard relatif est respectivement de 0,05 T_r , 0.2T_r et 0,5 T_r , la valeur de crête mesurée du signal de mode commun est respectivement de 61 mV, 176 mV et 430 mV, dont la valeur la plus élevée est sept fois supérieure à la plus faible. La plus grande plage de fluctuation est respectivement de 4,3 %, 12 % et 29 %.

En conclusion, le résultat de la simulation est compatible avec le résultat obtenu par l'analyse des diagrammes de fonctions mathématiques. Lorsque le retard relatif entre les paires différentielles est inférieur à 0,05 T_r , l'influence sur les signaux est assez faible.

La période d'horloge minimale du signal de sortie à la borne de sortie est appliquée pour estimer la catégorie de commande de retard relatif. D'après le manuel des composants, la période d'horloge minimale des composants est de 1,25 ns avec une fréquence d'horloge de 800 MHz. Selon le tableau 1, le retard relatif doit être contrôlé dans les 6,3 ps avec une longueur de ligne de transmission de 35 mil. Apparemment, cette valeur est beaucoup plus petite que la catégorie de contrôle du retard relatif de 0,05 T_r par simulation. Par conséquent, la catégorie de contrôle du retard relatif estimé est relativement prudente, ce qui est plus spécifique que le résultat simulé.

Ressources utiles
• Recherche sur la conception de circuits imprimés à grande vitesse dans un système d'application embarqué
• Comment concevoir des plans d'image pour des circuits imprimés à grande vitesse
• Défis de conception de circuits imprimés à grande vitesse sur l'intégrité du signal et leurs solutions
• PCB de simulation utilisant OrCAD PSpice
• Service complet de fabrication de PCB de PCBCart - Plusieurs options à valeur ajoutée
• Service d'assemblage de PCB avancé de PCBCart - Commencez à partir de 1 pièce