Implémentation TTL des portes NAND et ET à collecteur ouvert

En ajoutant une seconde entrée à un inverseur TTL standard à collecteur ouvert, on obtient un circuit qui implémente naturellement une fonction NON-ET (NAND). Dans cet article, nous parcourons l'analyse, expliquons le comportement transistor sous-jacent, et montrons comment un simple inverseur peut être transformé en porte ET en ajoutant un étage inverseur supplémentaire.

De l'inverseur à un dispositif à deux entrées

Notre point de départ est un inverseur TTL conventionnel à collecteur ouvert. Le circuit est étendu en connectant un second terminal d'entrée à la base du second transistor, Q2, exactement comme la première entrée. Le schéma résultant ressemble à ceci :

Bien que le diagramme soit simple, le dispositif ne fonctionne pas comme un « inverseur à deux entrées ». Par une analyse logique, nous déterminerons sa table de vérité et lui donnerons la désignation appropriée.

Structure du transistor

Le cluster de diodes de « direction » marqué Q1 est effectivement un transistor qui n'est pas utilisé pour l'amplification. Un transistor NPN standard ne peut pas fournir les trois jonctions PN nécessaires dans ce réseau, donc nous utilisons un transistor avec un collecteur, une base et deux émetteurs. Dans le circuit, il est dessiné comme suit :

États d'entrée et comportement de sortie

Avec une entrée unique, mettre l'entrée à la masse force la sortie haute (flottante), tandis que laisser l'entrée flotter ou la lier à Vcc tire la sortie basse. Quand deux entrées sont ajoutées, chacune se comporte identiquement. Si l'une des entrées est mise à la masse, le transistor Q2 se coupe, Q3 reste éteint, et la sortie flotte haute. Seulement quand les deux entrées sont hautes, Q2 sature, Q3 s'active, et la sortie tire bas.

Illustrations des trois états clés :

Dans chaque cas, une entrée mise à la masse garantit une sortie haute. Le seul scénario où la sortie va bas est quand les deux entrées sont hautes, ce qui force Q2 en saturation et Q3 à conduire.

Porte NAND

La tabulation de ces résultats donne la table de vérité standard NAND :

Ainsi, une porte NAND TTL est la fonction la plus simple, la plus naturelle de ce design à collecteur ouvert. Dans les sections précédentes, nous avons décrit une porte NAND comme une porte ET suivie d'un inverseur. Ici, nous voyons que le même circuit incarne déjà le comportement NAND sans complexité supplémentaire.

Création d'une porte ET

Pour obtenir une fonction ET, nous ajoutons simplement un étage inverseur à la sortie du circuit NAND, tout comme nous ajoutons un étage transistor à un inverseur TTL pour faire un tampon :

La table de vérité et le schéma résultants sont montrés ci-dessous :

Les portes NAND et ET peuvent aussi être implémentées avec des sorties totem-pole au lieu de collecteur ouvert. Pour la simplicité, nous présentons les versions collecteur ouvert ici.

Points clés

• L'ajout d'une seconde entrée à un inverseur TTL produit une porte NAND.
• Une porte ET est obtenue en insérant un inverseur après la sortie NAND.

Ressources associées

• Fiche d'exercices sur les portes logiques TTL