Intégration 3D massive de transistors 2D semiconducteurs : accélération de la loi de Moore

Electronics & Sensors INSIDER

Des chercheurs de Penn State ont démontré l'intégration 3D de semiconducteurs à grande échelle, caractérisant des dizaines de milliers de dispositifs utilisant des transistors 2D faits avec des semiconducteurs 2D, permettant aux gadgets électroniques de devenir potentiellement plus intelligents et polyvalents. (Image : Elizabeth Flores-Gomez Murray/Materials Research Institute. Tous droits réservés)

La loi de Moore et ses limites

La loi de Moore, principe fondamental d'échelle pour dispositifs électroniques, prévoit que le nombre de transistors sur une puce double tous les deux ans, assurant plus de puissance de calcul — mais une limite existe.

Les puces les plus avancées d'aujourd'hui logent près de 50 milliards de transistors dans un espace pas plus grand que votre ongle. La tâche d'en entasser davantage dans cet espace confiné devient de plus en plus difficile, selon les chercheurs de Penn State.

Remède : intégration 3D monolithique avec matériaux 2D

Dans une étude publiée le 10 janvier 2024 dans Nature, Saptarshi Das, professeur associé en science et mécanique de l'ingénierie et co-auteur correspondant, et son équipe, suggèrent un remède : implémenter sans couture l'intégration 3D avec matériaux 2D.

Dans le monde des semiconducteurs, l'intégration 3D signifie empiler verticalement plusieurs couches de dispositifs semiconducteurs. Cette approche non seulement facilite l'empilement de plus de transistors à base de silicium sur une puce (connu sous « More Moore »), mais permet aussi l'utilisation de transistors faits de matériaux 2D pour incorporer des fonctionnalités diverses dans diverses couches de la pile, concept appelé « More than Moore ».

Intégration 3D monolithique : avantages et défis

Avec les travaux de l'étude, Saptarshi et l'équipe démontrent des voies faisables au-delà de l'échelle technologique actuelle pour atteindre à la fois More Moore et More than Moore par intégration 3D monolithique. L'intégration 3D monolithique est un processus de fabrication où les chercheurs fabriquent directement chaque dispositif sur celui du dessous, par opposition au processus traditionnel d'empilement de couches fabriquées indépendamment.

« L'intégration 3D monolithique offre la plus haute densité de connexions verticales car elle ne repose pas sur le collage de deux puces pré-patternées — ce qui requerrait des micro-bosses où deux puces sont collées — donc vous avez plus d'espace pour faire des connexions », dit Najam Sakib, assistant de recherche gradué et co-auteur.

L'intégration 3D monolithique fait face à des défis majeurs, selon Darsith Jayachandran, assistant de recherche gradué et co-auteur correspondant, car les composants silicium conventionnels fondraient sous les températures de traitement.

« Un défi est le plafond de température de processus de 450 °C pour l'intégration back-end pour puces silicium. Notre approche d'intégration 3D monolithique abaisse cette température significativement, à moins de 200 °C », explique Jayachandran, précisant que le plafond de température de processus est la température maximale autorisée avant d'endommager les structures préfabriquées. « Les budgets de température de processus incompatibles rendent l'intégration 3D monolithique difficile avec puces silicium, mais les matériaux 2D supportent les températures nécessaires. »

Première réalisation à grande échelle avec transistors 2D

Les chercheurs ont utilisé des techniques existantes mais sont les premiers à réussir l'intégration 3D monolithique à cette échelle en utilisant des transistors 2D faits avec des semiconducteurs 2D appelés dichalcogénures de métaux de transition.

Calcul écoénergétique grâce à la réduction des distances

La capacité d'empiler verticalement les dispositifs en intégration 3D a aussi permis un calcul plus écoénergétique car elle a résolu un problème surprenant pour de si petites choses que des transistors sur une puce : la distance.

« En empilant les dispositifs verticalement les uns sur les autres, vous réduisez la distance entre dispositifs, donc vous réduisez le lag et aussi la consommation d'énergie », dit Rahul Pendurthi, assistant de recherche gradué et co-auteur correspondant.

More Moore et More than Moore atteints

En réduisant la distance entre dispositifs, les chercheurs ont atteint « More Moore ». En incorporant des transistors faits avec matériaux 2D, ils ont rempli le critère « More than Moore ». Les matériaux 2D sont connus pour leurs propriétés électroniques et optiques uniques, dont la sensibilité à la lumière, les rendant idéaux comme capteurs. Utile alors que le nombre de dispositifs connectés et périphériques (smartphones, stations météo domestiques sans fil collectant données en « edge » du réseau) continue d'augmenter.

« 'More Than Moore' désigne un concept dans la tech où nous ne rendons pas juste les puces plus petites et plus rapides, mais aussi avec plus de fonctionnalités », dit Muhtasim Ul Karim Sadaf, assistant de recherche gradué et co-auteur. « Il s'agit d'ajouter de nouvelles fonctions utiles à nos dispositifs électroniques, comme meilleurs capteurs, gestion de batterie améliorée, ou autres fonctions spéciales, pour rendre nos gadgets plus intelligents et polyvalents. »

Autres avantages des dispositifs 2D pour intégration 3D

Mobilité de porteurs supérieure (comment une charge électrique est transportée dans matériaux semiconducteurs). Ultra-finesse, permettant d'insérer plus de transistors sur chaque niveau de l'intégration 3D et d'activer plus de puissance de calcul.

Échelle massive : pont entre académie et industrie

Alors que la plupart de la recherche académique implique des prototypes à petite échelle, cette étude a démontré l'intégration 3D à grande échelle, caractérisant des dizaines de milliers de dispositifs. Selon Das, cette réalisation comble le fossé entre académie et industrie et pourrait mener à futurs partenariats où l'industrie exploite l'expertise 2D de Penn State et ses installations. L'avance en échelle a été rendue possible par la disponibilité de dichalcogénures de métaux de transition de haute qualité à l'échelle wafer développés par le Two-Dimensional Crystal Consortium (2DCC-MIP) de Penn State, plateforme d'innovation matériaux du NSF et installation nationale pour utilisateurs.

« Cette percée démontre une fois de plus le rôle essentiel de la recherche matériaux comme fondation de l'industrie semiconductrice et de la compétitivité US », dit Charles Ying, directeur de programme pour les plateformes d'innovation matériaux du NSF. « Des années d'efforts du 2DCC de Penn State pour améliorer la qualité et la taille des matériaux 2D ont rendu possible l'intégration 3D de semiconducteurs à une taille transformative pour l'électronique. »

Selon Das, cette avancée technologique n'est que la première étape.

« Notre capacité à démontrer, à l'échelle wafer, un grand nombre de dispositifs montre que nous avons pu traduire cette recherche à une échelle appréciable par l'industrie semiconductrice », dit Das. « Nous avons mis 30 000 transistors par niveau, ce qui pourrait être un record. Cela place Penn State en position unique pour mener certains travaux et s'associer à l'industrie semiconductrice US pour faire avancer cette recherche. »

Source