XMOS lance Xcore.ai : processeur crossover à faible coût pour l'inférence IA en edge

BRISTOL, UK — XMOS a réinventé son cœur de processeur Xcore pour l'apprentissage automatique, lançant le Xcore.ai, un processeur crossover conçu pour les appareils AIoT. À partir de seulement 1 $, la puce promet une inférence haute performance dans un boîtier compact et basse consommation.

Le Xcore.ai représente la troisième génération de produits XMOS basés sur son architecture propriétaire Xcore. Il est conçu pour l'inférence IA et la prise de décision en temps réel sur les appareils edge, tout en gérant le traitement du signal, le contrôle et les tâches de communication.

Contrairement aux itérations précédentes, la puce de troisième génération intègre un pipeline vectoriel prenant en charge les charges de travail d'apprentissage automatique. C'est le seul processeur crossover de son genre à exécuter nativement des réseaux de neurones binarisés (1 bit) — une technologie émergente offrant des gains d'ordres de grandeur en performance et densité mémoire pour l'IA edge ultra-basse consommation, au prix d'un compromis modeste sur la précision. Le Xcore.ai prend également en charge les types de données 32, 16 et 8 bits.

Le Xcore.ai rejoint une nouvelle classe de système-sur-puce capables d'IA pour applications endpoint, le processeur crossover (Image : XMOS)

Le Xcore.ai fait partie d'une classe émergente de processeurs endpoint avec capacité IA, connus sous le nom de processeurs crossover. Terminé inventé par NXP, le terme décrit des dispositifs qui allient la performance d'un processeur d'application à l'opération basse consommation et temps réel d'un microcontrôleur.

« Les clients voient souvent les microcontrôleurs comme des puces Cortex-M0, M3 ou M4 coûtant moins de 75 ¢ et délivrant environ 100 MIPS. Les SoC, en revanche, peuvent comporter des cœurs quad-A53 tournant au gigahertz. Il y a un fossé significatif entre ces extrêmes — particulièrement pour les charges de travail vocales qui exigent des milliers de MIPS. Ce niveau intermédiaire mérite son propre nom », a déclaré Mark Lippett, PDG de XMOS, dans une interview exclusive avec EETimes.

Interfaces vocales

Le XVF3510 de deuxième génération de XMOS, lancé en juillet 2019, est un ASIC pour interfaces vocales basé sur la même conception Xcore. Les solutions de référence basées sur le XVF3510 sont déjà qualifiées pour le service Alexa Voice Service d'Amazon.

Compte tenu du parcours de XMOS dans la voix, la puce Xcore.ai ciblera initialement les applications d'interface vocale nécessitant l'IA pour la détection de mots-clés ou les fonctions de dictionnaire dynamique.

« La voix reste la charge de travail IA la plus critique en edge, et cela restera probablement vrai pour les années à venir », a déclaré Lippett. « Pour améliorer les expériences vocales, les appareils deviendront de plus en plus multimodaux, intégrant des capteurs supplémentaires pour fournir du contexte — comme détecter la présence d'une personne ou la direction de sa parole. »

Mark Lippett (Image : XMOS)

« Il y a de nombreuses opportunités d'améliorer l'expérience utilisateur en écoutant au-delà de l'audio et en exploitant des données multimodales », a-t-il ajouté.

Les exigences de confidentialité, sécurité et sûreté dictent souvent que le traitement soit effectué sur l'endpoint. Lippett l'a illustré avec des appareils utilisant la voix et le radar pour désactiver un four lorsque seuls des enfants sont présents dans la cuisine.

Pour soutenir un développement rapide, le Xcore.ai sera livré avec des bibliothèques pour la création d'interfaces vocales, tout en offrant la flexibilité aux clients de concevoir des solutions personnalisées. Une interface MIPI est également disponible pour l'entrée caméra.

Architecture Xcore

La puce Xcore.ai délivre jusqu'à 3 200 MIPS, 51,2 GMACCs et 1 600 MFLOPS. Elle inclut 1 Mo de SRAM embarquée et une interface DDR basse consommation pour l'extension.

Face à un dispositif Cortex-M7 comparable fonctionnant à une fréquence similaire, XMOS affirme que le Xcore.ai offre 32× la performance IA et 15× la performance DSP.

« Sur le marché des endpoints, le rapport prix-performance est primordial », a souligné Lippett. « Nous avons agressivement prix le Xcore.ai à 1 $ en volume. Environ la moitié du coût d'un Cortex-M7 comparable, il offre un avantage de performance dramatique. »

Le Xcore est basé sur des cœurs logiques organisés en tuiles avec mémoire, ALU et unités vectorielles (Image : XMOS)

Le Xcore.ai est construit sur l'architecture propriétaire Xcore de XMOS. Le cœur comprend des cœurs logiques qui peuvent être affectés aux fonctions I/O, DSP, contrôle ou IA. Chaque tuile contient huit cœurs logiques, deux tuiles par puce, et une mémoire partagée, des ALU et une unité vectorielle.

« Ce qui distingue le Xcore, c'est le partage prévisible des ressources », a expliqué Lippett. « L'architecture est multi-cœur non seulement pour accélérer les charges de travail, mais pour allouer des ressources dédiées aux fonctions critiques, assurant un timing déterministe. »

L'affectation de fonctions distinctes aux cœurs logiques dans le firmware permet un « SoC virtuel » entièrement défini par logiciel. Par exemple, un cœur peut gérer I²S, I²C et pilotes LED, tandis que d'autres traitent les réseaux de neurones et effectuent des tâches logicielles traditionnelles. Cette approche centrée logiciel accélère le développement, répond aux exigences dynamiques de l'IoT et réduit les coûts — permettant des solutions économiques même sur des marchés de niche.

Exemple d'application mappée sur un dispositif Xcore.ai (Image : XMOS)

« Le marché exige une gamme plus large de fonctionnalités, et les entreprises doivent répondre rapidement », a déclaré Lippett. « Construire une plateforme générique qui ne convient à aucun segment est risqué. Avec Xcore.ai, les fabricants peuvent lancer rapidement des appareils avec un CAPEX inférieur et placer des paris plus petits et ciblés. »

Comment XMOS va-t-il concurrencer les grands fabricants de microcontrôleurs entrant dans l'espace des processeurs crossover ?

« Nous ne reproduirons pas les SoC basés sur ARM », a déclaré Lippett. « La seule façon de concurrencer est par l'avantage architectural — performance et flexibilité inhérentes au Xcore. »