Xilinx lance le Zynq RFSoC DFE – Une solution Hard IP haute performance et économe en énergie pour les radios 5G

Xilinx a dévoilé le Zynq RFSoC Digital Front End (DFE), une solution hard‑IP dédiée conçue pour les déploiements 5G New Radio (NR). S'appuyant sur l'architecture robuste Zynq UltraScale+, le nouveau DFE étend la famille RFSoC avec des blocs de calcul haute performance, basse consommation qui gèrent les charges de travail 5G NR et 4G héritées les plus exigeantes dans les unités radio (RU) de nouvelle génération.

La promesse de la 5G de vitesse sans précédent, latence ultra-faible et connectivité massive introduit des défis de conception complexes. Bien que les fabricants d'appareils mobiles disposent d'une palette croissante de chipsets 5G, les exigences variées de performance et de puissance selon les cas d'usage – du broadband mobile amélioré aux communications ultra-fiables à faible latence (URLLC) et communications massives de type machine (mMTC) – exigent des solutions spécialisées et adaptables.

La Release 15 de la 3GPP a posé les bases de la 5G NR axée sur le broadband mobile amélioré (eMBB). La Release 16 a élargi le spectre pour inclure URLLC et mMTC, permettant des applications critiques telles que l'automatisation industrielle, la chirurgie à distance et les déploiements de villes intelligentes. Les futures releases (17, 18 et au-delà) ajouteront encore NR‑MIMO, partage dynamique de spectre et améliorations spécifiques aux applications.

La virtualisation des fonctions réseau et le network slicing permettent aux opérateurs de provisionner des tranches dédiées haute performance adaptées à chaque application. Cependant, réaliser cette flexibilité repose sur des radios combinant le bon mélange de performance, flexibilité et efficacité énergétique.

« Alors que le marché 5G évolue, les solutions RF intégrées doivent rester adaptables pour répondre aux normes futures », a déclaré Liam Madden, vice-président exécutif et directeur général du groupe Wired and Wireless de Xilinx. « Le Zynq RFSoC DFE offre l'équilibre optimal entre cette adaptabilité et l'IP à fonction fixe. »

Le Zynq RFSoC DFE intègre des cœurs hard‑IP qui implémentent les fonctions de base requises dans les chemins de signal 5G RU (Figure 1). Parce que le cœur DFE hard‑IP occupe une empreinte plus petite que l'implémentation soft‑IP équivalente dans le Zynq RFSoC Gen 3 antérieur, le nouveau dispositif supporte plus de cœurs DFE, augmentant la performance de calcul tout en réduisant la consommation d'énergie. Xilinx estime que le DFE peut atteindre au moins 2× la performance de traitement DFE par watt comparé à un Zynq RFSoC Gen 3 pleinement utilisé.

click for full size image

Figure 1. Le hard IP Zynq RFSoC DFE supporte une large gamme de capacités de traitement requises pour la 5G NR ainsi que les radios 4G héritées. (Source : Xilinx)

Dans le même temps, les développeurs peuvent personnaliser le chemin de signal en contournant les blocs hard‑IP ou en insérant une logique propriétaire dans le tissu (Figure 2).

click for full size image

Figure 2. L'architecture fonctionnelle Zynq RFSoC DFE combine hard IP, tissu logique et sous-système processeur. (Source : Xilinx)

La documentation de conception Zynq RFSoC DFE et le support sont disponibles pour les clients en accès anticipé, avec des expéditions prévues pour le premier semestre 2021. Pour plus d'informations, visitez la page produit Xilinx RFSoC DFE. Xilinx fournira également des détails supplémentaires lors de son événement virtuel 5G les 18-19 novembre.