Portes TTL NAND et AND

Supposons que nous ayons modifié notre circuit inverseur à collecteur ouvert de base, en ajoutant une deuxième borne d'entrée comme la première :

Ce schéma illustre un circuit réel, mais il ne s'appelle pas un "onduleur à deux entrées". Grâce à l'analyse, nous découvrirons quelle est la fonction logique de ce circuit et par conséquent comment il devrait être désigné.

Tout comme dans le cas de l'onduleur et du tampon, le groupe de diodes "de direction" marqué "Q1" est en fait formé comme un transistor, même s'il n'est utilisé dans aucune capacité d'amplification. Malheureusement, une simple structure de transistor NPN est inadéquate pour simuler les trois Jonctions PN nécessaires dans ce réseau de diodes, donc un autre transistor (et symbole) est nécessaire.

Ce transistor a un collecteur, une base et deux émetteurs, et dans le circuit, cela ressemble à ceci :

Dans le circuit à entrée unique (onduleur), la mise à la terre de l'entrée a entraîné une sortie qui a pris l'état « haut » (1). Dans le cas de la configuration de sortie à collecteur ouvert, cet état « haut » était simplement « flottant ».

Laisser l'entrée flotter (ou être connectée à Vcc) a entraîné la mise à la terre de la sortie, ce qui correspond à l'état « bas » ou 0. Ainsi, un 1 in a abouti à un 0 out, et vice versa.

Illustration du circuit pour les états d'entrée

Puisque ce circuit ressemble beaucoup au circuit inverseur simple, la seule différence étant une deuxième borne d'entrée connectée de la même manière à la base du transistor Q2, on peut dire que chacune des entrées aura le même effet sur la sortie.

À savoir, si l'une des entrées est mise à la terre, le transistor Q2 sera forcé dans une condition de coupure, désactivant ainsi Q3 et faisant flotter la sortie (la sortie devient « élevée »). La série d'illustrations suivante le montre pour trois états d'entrée (00, 01 et 10) :

Dans tous les cas, lorsqu'il y a une entrée mise à la terre (« bas »), la sortie est garantie comme étant flottante (« haute »). À l'inverse, le seul moment où la sortie deviendra "faible" est si le transistor Q3 s'allume, ce qui signifie que le transistor Q2 doit être allumé (saturé), ce qui signifie qu'aucune entrée ne peut détourner le courant R1 de la base de Q2.

La seule condition qui satisfera cette exigence est lorsque les deux entrées sont « hautes » (1) :

Porte NAND

En collectant et en tabulant ces résultats dans une table de vérité, nous voyons que le modèle correspond à celui de la porte NAND :

Dans la section précédente sur les portes NAND, ce type de porte a été créé en prenant une porte ET et en augmentant sa complexité en ajoutant un inverseur (porte NON) à la sortie. Cependant, lorsque nous examinons ce circuit, nous voyons que la fonction NAND est en fait le mode de fonctionnement le plus simple et le plus naturel pour cette conception TTL.

Pour créer une fonction AND en utilisant des circuits TTL, nous devons augmenter la complexité de ce circuit en ajoutant un étage inverseur à la sortie, tout comme nous avons dû ajouter un étage transistorisé supplémentaire au circuit inverseur TTL pour le transformer en tampon :

Porte ET

La table de vérité et le circuit de porte équivalent (une porte NAND à sortie inversée) sont affichés ici :

Bien sûr, les circuits de porte NAND et AND peuvent être conçus avec des étages de sortie totem-pole plutôt qu'avec un collecteur ouvert. J'ai choisi de montrer les versions open-collector par souci de simplicité.

AVIS :

• Une porte TTL NAND peut être réalisée en prenant un circuit inverseur TTL et en ajoutant une autre entrée.
• Une porte ET peut être créée en ajoutant un étage inverseur à la sortie du circuit de porte NAND.

FEUILLE DE TRAVAIL CONNEXE :

• Feuille de travail des portes logiques TTL