Demi-additionneur : Construction d'un circuit d'addition binaire de base

En électronique numérique, le demi-additionneur est le circuit combinatoire le plus simple qui additionne deux nombres binaires à un seul bit. Il produit deux sorties : la somme de poids faible (Σ) et la retenue de sortie de poids fort (C_out). Comprendre ce dispositif est fondamental pour concevoir des unités arithmétiques plus complexes comme les additionneurs complets et les additionneurs binaires utilisés dans les CPU, DSP et processeurs de signal numérique.

Voici la table de vérité qui résume les sorties attendues pour chaque paire d'entrées possible :

Les relations logiques révélées par la table sont simples : la sortie de somme est le OU exclusif (XOR) des deux entrées, tandis que la retenue de sortie est simplement le ET logique des entrées. Une implémentation minimale de ces fonctions logiques donne le schéma classique de demi-additionneur montré ci-dessous.

Pour ceux qui préfèrent la logique à relais (ladder logic), la représentation équivalente est également fournie :

Bien qu'un demi-additionneur ne puisse additionner que deux bits uniques, il sert de bloc de construction critique pour construire des additionneurs complets, qui incorporent une entrée de retenue. Les additionneurs complets sont combinés en réseaux en cascade pour créer des additionneurs à retenue propagée, des additionneurs à anticipation de retenue, et d'autres unités logiques arithmétiques avancées.

FEUILLE D'EXERCICES CONNEXE :

• Feuille d'exercices sur les circuits de mathématiques binaires