Comprendre les six mécanismes de fuite principaux dans les transistors MOS

Le courant de fuite peut contribuer significativement à la dissipation de puissance, surtout lorsque les dispositifs évoluent vers des tensions de seuil plus basses. Nous examinons ici les six chemins de fuite les plus courants dans les transistors MOS modernes.

Dans les MOSFET à canal court, les mécanismes de fuite suivants dominent :

• Fuite de jonction p-n polarisée en inverse
• Fuite de sous-seuil
  • Abaissement de barrière induit par le drain (DIBL)
  • Réduction de la tension de seuil
  • Dépendance à la température
• Effet tunnel d'oxyde de grille (direct et Fowler-Nordheim)
• Injection de porteurs chauds dans l'oxyde de grille
• Abaissement de drain induit par la grille (GIDL)
• Fuite de punch-through

La familiarité avec le fonctionnement de base des MOSFET aidera à comprendre les nuances de chaque mécanisme.

1. Fuite de jonction p-n polarisée en inverse

Durant le fonctionnement normal, les jonctions drain-source et substrat d'un MOSFET sont polarisées en inverse. La fuite dans ces jonctions provient de la dérive/diffusion des porteurs minoritaires et de la génération par avalanche. Son amplitude dépend de la concentration de dopage et de la surface de jonction. Dans les régions fortement dopées, le tunnel interbandes (BTBT) devient le chemin de fuite dominant, surtout sous des champs électriques dépassant 10⁶ V/cm.

Figure 1. Tunnel interbandes dans une jonction p-n polarisée en inverse d'un transistor MOS. Source : K. Roy et al., « Leakage current mechanisms and leakage reduction techniques in deep‑submicrometer CMOS circuits », IEEE Proc., vol. 91, no. 2, fév. 2003.

2. Fuite de sous-seuil

Lorsque la tension de grille est inférieure à la tension de seuil (V_th) mais supérieure à zéro, le transistor fonctionne en région d'inversion faible. Les porteurs minoritaires existent encore, et pour |V_DS| > 0,1 V, toute la chute de tension se produit à la jonction drain-substrat, résultant en un courant dominé par la diffusion.

Abaissement de barrière induit par le drain (DIBL)

Dans les dispositifs à canal court, les régions de déplétion du drain et de la source se chevauchent, abaissant la barrière de potentiel à la source. Cela permet aux porteurs de s'injecter dans le canal même quand V_GS < V_th, augmentant la fuite de sous-seuil. Le DIBL est plus prononcé aux hautes tensions de drain.

Réduction de la tension de seuil

Raccourcir le canal réduit V_th car les régions de déplétion s'immiscent davantage dans le canal, réduisant effectivement la tension de grille requise pour l'inversion. Une V_th plus basse amplifie directement le courant de sous-seuil, qui évolue approximativement en 1/V_th.

Dépendance à la température

Les températures élevées diminuent V_th et augmentent la vitesse thermique des porteurs, conduisant à une fuite de sous-seuil plus élevée. Les concepteurs doivent tenir compte de cet effet lors de la spécification des marges de température.

3. Fuite par tunnel d'oxyde de grille

Les oxydes de grille ultra-fins (≤ 1,5 nm) génèrent des champs électriques assez forts pour que les électrons traversent par effet tunnel du substrat vers la grille et vice versa. Deux mécanismes de tunnel principaux existent :

• Tunnel Fowler-Nordheim — les électrons traversent une barrière triangulaire.
• Tunnel direct — les électrons traversent une barrière trapézoïdale.

Figure 2. Diagrammes de bandes d'énergie d'un transistor MOS en bande plate (a), polarisation de grille positive (b) et polarisation de grille négative (c).

Figure 3. (a) Tunnel Fowler-Nordheim à travers une barrière triangulaire ; (b) Tunnel direct à travers une barrière trapézoïdale.

4. Injection de porteurs chauds

Près de la jonction source-canal, des champs électriques élevés peuvent accélérer les porteurs à des énergies dépassant le décalage de bande Si/SiO₂. Ces porteurs chauds franchissent l'interface vers l'oxyde de grille, causant une augmentation progressive de la fuite et une dégradation éventuelle du dispositif.

Figure 4. Diagramme de bandes d'énergie illustrant l'injection de porteurs chauds du canal vers l'oxyde de grille.

5. Abaissement de drain induit par la grille (GIDL)

Dans un NMOS sur substrat de type p, une tension de grille négative accumule des trous à l'interface grille-oxyde, dopant effectivement la surface plus fortement. Cela crée une région de déplétion mince le long de l'interface drain-substrat, renforçant le champ électrique. Le champ élevé déclenche la multiplication par avalanche et le BTBT, générant des porteurs minoritaires qui sont entraînés dans le substrat, ajoutant à la fuite.

Figure 5. (a) Région de déplétion mince à l'interface drain-substrat ; (b) Courant GIDL via avalanche et mécanismes BTBT.

6. Fuite de punch-through

Lorsque les régions de déplétion du drain et de la source se chevauchent complètement, la barrière de potentiel entre elles s'effondre. Cet effet de punch-through permet aux porteurs de la source de traverser directement vers le substrat et potentiellement d'atteindre le drain, causant un chemin de fuite significatif.

Comprendre ces six mécanismes de fuite est essentiel pour concevoir des dispositifs MOS basse consommation et haute performance. Pour toute discussion supplémentaire, n'hésitez pas à laisser un commentaire ci-dessous.