Zebra de Mipsology transforme le code IA GPU en accélérateurs FPGA en une commande

Mipsology, startup logicielle IA avant-gardiste, s'est associée à Xilinx pour libérer tout le potentiel des FPGA pour les charges de travail IA. Leur solution « zero-effort », Zebra, traduit le code GPU existant pour qu'il s'exécute sur le moteur de calcul IA personnalisé de Mipsology sur un FPGA — sans modification de code ni réentraînement requis.

Aujourd'hui Xilinx livre Zebra avec la dernière version de sa carte d'accélération data-center Alveo U50, ajoutant la conversion transparente GPU-vers-FPGA au dispositif dès la sortie de boîte. Zebra accélère déjà l'inférence sur d'autres cartes Xilinx, dont les Alveo U200 et U250.

La dernière version de la carte d'accélération data-center Alveo U50 de Xilinx embarque maintenant le logiciel Zebra de Mipsology, permettant au code IA GPU de s'exécuter sur FPGA (Image : Xilinx)

« L'accélération que Zebra délivre sur nos cartes Alveo surpasse CPUs et GPUs », déclare Ramine Roane, VP marketing de Xilinx. « Avec Zebra, l'Alveo U50 satisfait les exigences de flexibilité, performance, haut débit et faible latence des charges de travail IA, en faisant un choix convaincant pour tout déploiement. »

FPGA Plug-and-Play

Historiquement, les FPGA sont perçus comme complexes à programmer, surtout pour les non-spécialistes. La vision de Mipsology est de faire des FPGA une plateforme plug-and-play — aussi simple à utiliser qu'un CPU ou GPU. L'objectif est de permettre aux utilisateurs de basculer des accélérateurs traditionnels vers FPGA avec une seule ligne de code.

« Mipsology est essentiellement le CUDA des FPGA », déclare le CEO Ludovic Larzul dans une interview avec EE Times. « Nous fournissons un logiciel qui abstrait le FPGA pour que les utilisateurs IA puissent se concentrer sur le modèle, pas le matériel. »

Critiquement, cette transition est réalisable par des non-experts. Aucune expertise approfondie en IA ou FPGA n'est requise, et le modèle n'a pas besoin d'être réentraîné.

« La facilité d'utilisation est primordiale. De nombreux projets IA sont gérés par des équipes qui n'ont pas de spécialiste IA ou FPGA en interne », explique Larzul. « Ils peuvent développer des réseaux de neurones ailleurs, et une fois un modèle entraîné, ils veulent le déployer sans le reconcevoir. »

Stack de Zebra. La technologie couvre data-center, edge et embarqué (Image : Mipsology)

Pourquoi pas Vitis ?

Xilinx propose déjà Vitis, une chaîne d'outils complète pour amener les FPGA aux data scientists et développeurs. Pourquoi s'associer à un tiers ? Larzul répond simplement : performance et simplicité.

« Nous faisons mieux », dit-il. « Et nous le faisons bien. »

Zebra de Mipsology est entièrement indépendant de Vitis, XDNN ou du moteur d'accélération de réseaux de neurones de Xilinx. Au lieu de cela, il s'exécute sur un moteur de calcul dédié qui supporte nativement les modèles CNN (réseaux de neurones convolutifs) existants des clients. En contraste, XDNN, bien que capable, est moins adapté aux réseaux personnalisés et peut être fastidieux à intégrer.

« Nous sommes positionnés pour laisser les FPGA affronter les GPUs de front, les égalant en performance, coût et utilisabilité », ajoute Larzul.

Stack de Zebra en détail. Nous masquons la complexité matérielle pour faire des FPGA un basculement transparent depuis GPUs ou CPUs (Image : Mipsology)

Le coût est un facteur principal pour de nombreux clients. « Ils veulent des coûts matériel inférieurs sans reconcevoir le réseau », dit Larzul. « En éliminant le réentraînement et la modification du réseau, nous réduisons le coût d'ingénierie non récurrent. »

Les FPGA offrent aussi une fiabilité supérieure. Comme ils consomment moins de surface silicium et opèrent à des températures plus basses que les GPUs, ils engendrent des coûts de maintenance à long terme inférieurs — une considération importante pour les opérateurs de data-center.

« Le coût total de possession inclut plus que le prix de la carte », insiste Larzul. « Il couvre aussi le maintien du système opérationnel. »

Zebra est conçu pour combler l'écart de performance. Bien que les FPGA délivrent généralement moins de téra-opérations par seconde (TOPS) que d'autres accélérateurs, le moteur de calcul de Zebra maximise l'efficacité. « Notre FPGA peut traiter plus d'images par seconde qu'un GPU avec six fois les TOPS », affirme Larzul.

Comment est-ce réalisé ? Bien que les détails soient propriétaires, Larzul note que Zebra évite l'élagage (qui dégraderait la précision sans réentraînement) et évite la quantification extrême sous 8 bits, préservant la fidélité du modèle.

Au-delà des CNN — dominants dans les tâches image et vidéo — Zebra supporte aussi BERT, le modèle NLP de Google qui partage des structures mathématiques sous-jacentes. De futures versions pourraient cibler les architectures LSTM et RNN, bien que celles-ci présentent des défis additionnels.

L'équipe derrière Zebra

Fondée en 2015, Mipsology emploie environ 30 ingénieurs R&D en France, avec une équipe de développement commercial légère en Californie. L'entreprise a levé 7 millions $, dont un prix de 2 millions $ d'un concours d'innovation du gouvernement français en 2019.

Le talent central de Mipsology vient d'EVE, une firme d'émulation ASIC acquise par Synopsys en 2012 pour ses produits de vérification ZeBu. La technologie d'EVE — exploitant des milliers de FPGA interconnectés pour répliquer le comportement ASIC — a été utilisée par les principaux vendeurs ASIC mondiaux.

Avec 12 brevets en instance, Mipsology travaille étroitement avec Xilinx et reste compatible avec des cartes d'accélération tierces, comme le Western Digital small-form-factor (SFF U.2) et l'Advantech Vega‑4001.

>> Cet article a été publié à l'origine sur notre site sœur, EE Times.